[发明专利]一种基于FPGA和CPU综合控制的星上时间管理系统

摘要

本发明公开了一种基于FPGA和CPU综合控制的星上时间管理系统，能够进行综合的星上时间管理，其资源利用率高、精度高且满足星上任务时间同步的要求。本发明技术方案为：基于FPGA和CPU综合控制的星上时间管理系统，包括FPGA芯片和CPU芯片。FPGA芯片中集成有如下模块：内部交互接口模块，连接CPU芯片。校时模块根据CPU芯片发来的校时控制信号进行校时，修正守时模块的守时结果。守时模块存储守时结果并发送至CPU芯片；守时模块，将FPGA芯片中产生的标准授时脉冲通过外部输出接口模块输出。授时模块存储守时结果；授时模块接收CPU芯片发来的地面授时指令并修正守时模块的守时结果。外部输出接口模块连接外部接受授时的设备。

主权项

基于FPGA和CPU综合控制的星上时间管理系统，其特征在于，所述系统包括现场可编辑门阵列FPGA芯片和中央处理器CPU芯片；所述FPGA芯片中集成有内部交互接口模块、守时模块、授时模块、校时模块以及外部输出接口模块；所述内部交互接口模块通过通信总线连接所述CPU芯片；所述CPU芯片通过所述内部交互接口模块，向所述校时模块发送校时控制信号；所述校时模块，连接至所述内部交互接口模块，接收校时控制信号；所述校时模块连接所述守时模块，用于根据所述校时控制信号进行校时，修正所述守时模块的守时结果；所述守时模块，配置用于存储守时结果；所述守时模块连接所述内部交互接口模块，将守时结果通过内部交互接口模块发送至所述CPU芯片；所述守时模块，还连接所述外部输出接口模块，将FPGA芯片中产生的标准授时脉冲通过所述外部输出接口模块提供给外部接受授时的设备；所述授时模块，配置用于存储守时结果；所述授时模块连接至所述内部交互接口模块，接收所述CPU芯片发来的地面授时指令，根据所述地面授时指令修正所述守时模块的守时结果；所述CPU芯片通过星上遥控通道接收地面注入的所述地面授时指令；所述外部输出接口模块连接外部接受授时的设备。