[发明专利]一种专用集成电路综合系统及方法有效
| 申请号： | 200510102446.6 | 申请日： | 2005-09-09 |
| 公开（公告）号： | CN1851717A | 公开（公告）日： | 2006-10-25 |
| 发明（设计）人： | 李小波 | 申请（专利权）人： | 深圳市海思半导体有限公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 北京德琦知识产权代理有限公司 | 代理人： | 张颖玲;王琦 |
| 地址： | 518129广东省深圳*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种用于综合包括多个子模块的ASIC设计的ASIC综合系统及方法，所述综合系统包括综合控制平台单元和通用综合单元，其中综合控制平台单元用于将待综合子模块的信息发送给所述通用综合单元，在监测到所有子模块综合完成后，将该ASIC设计的信息和各子模块的网表发送给通用综合单元；通用综合单元用于读取待综合子模块并设置综合约束，对所述待综合子模块进行综合并输出该子模块的网表，以及根据该ASIC设计的信息设置综合约束，进行该ASIC设计的顶层综合并输出其网表。本发明不需要分别针对该ASIC设计和其中各个子模块的脚本，大大简化了整个综合系统的构架，降低了综合过程的复杂度，具有良好的移植性。 | ||
| 搜索关键词： | 一种 专用 集成电路 综合 系统 方法 | ||
【主权项】：
1、一种专用集成电路ASIC综合系统，用于综合包括多个子模块的ASIC设计，其特征在于，该综合系统包括综合控制平台单元和通用综合单元，其中，综合控制平台单元，用于将所述ASIC设计中待综合子模块的信息发送给所述通用综合单元，并监测每个子模块综合的完成，在监测到所有子模块综合完成后，将所述ASIC设计的信息和各子模块的网表发送给通用综合单元；通用综合单元，用于根据所述待综合子模块的信息读取待综合子模块并设置待综合子模块的综合约束，对所述待综合子模块进行综合并输出所述子模块的网表，以及根据所述ASIC设计的信息设置所述ASIC设计的综合约束，根据所述ASIC设计的综合约束和各子模块的网表进行所述ASIC设计的顶层综合，并输出所述ASIC设计的网表。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市海思半导体有限公司，未经深圳市海思半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200510102446.6/，转载请声明来源钻瓜专利网。
