[发明专利]集成电路及存储器阵列中的被选存储单元的写入方法有效

专利信息
申请号: 201711231878.6 申请日: 2017-11-29
公开(公告)号: CN109493904B 公开(公告)日: 2021-04-16
发明(设计)人: 龙翔澜;简维志 申请(专利权)人: 旺宏电子股份有限公司
主分类号: G11C16/10 分类号: G11C16/10
代理公司: 中科专利商标代理有限责任公司 11021 代理人: 任岩
地址: 中国台湾新竹*** 国省代码: 台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种集成电路,包含存储器阵列,存储器阵列包含多个存储单元,存储单元配置在多条第一存取线及多条第二存取线的对应的交叉点处。被选存储单元具有设置状态的第一阈值电压Vth(S)及复位状态的第二阈值电压Vth(R)。控制电路被配置以在写入期间施加写入电压Vw至被选第一存取线,在读取操作期间施加读取电压Vr至被选第一存取线,且在写入及读取操作期间施加相同的抑制电压Vu至未被选第一及第二存取线,其中1/2Vw>Vu>Vw‑Vth(S)。
搜索关键词: 集成电路 存储器 阵列 中的 存储 单元 写入 方法
【主权项】:
1.一种集成电路,包括:多个存储单元,配置在多条第一存取线及多条第二存取线的交叉点处,该多个存储单元中的一被选存储单元连接至一被选第一存取线及一被选第二存取线,当该被选存储单元在一设置状态时具有一第一阈值电压Vth(S),当该被选存储单元在一复位状态时具有一第二阈值电压Vth(R);以及控制电路,被配置以在一写入操作期间施加一写入电压Vw至该被选存储单元的该被选第一存取线,被配置以在一读取操作期间施加一读取电压Vr至该被选存储单元的该被选第一存取线,被配置以在该写入操作及该读取操作期间施加相同的一抑制电压Vu至未被选的该些第一存取线,其中1/2Vw>Vu>Vw‑Vth(S)。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于旺宏电子股份有限公司,未经旺宏电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201711231878.6/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top