[发明专利]配置直接存储器存取控制器的方法及装置在审
| 申请号： | 201710977465.6 | 申请日： | 2017-10-17 |
| 公开（公告）号： | CN109669879A | 公开（公告）日： | 2019-04-23 |
| 发明（设计）人： | 贺元才;夏少华 | 申请（专利权）人： | 展讯通信（上海）有限公司 |
| 主分类号： | G06F12/0831 | 分类号： | G06F12/0831 |
| 代理公司： | 北京汇泽知识产权代理有限公司 11228 | 代理人： | 张瑾 |
| 地址： | 201203 上海市浦东新区浦东*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种配置直接存储器存取控制器的方法及装置。所述方法包括：将直接存储器存取控制器的配置信息写入共享内存；在执行完所述配置信息的写入操作之后，激活所述直接存储器存取控制器，以使所述直接存储器存取控制器从所述共享内存中读取所述配置信息。本发明能够确保处理器与直接存储器存取控制器的访问存储空间一致，避免数据不同步造成的操作错误。 | ||
| 搜索关键词： | 直接存储器存取控制器 配置信息 共享内存 读取 存储空间 写入操作 处理器 配置 写入 激活 访问 | ||
【主权项】：
1.一种配置直接存储器存取控制器的方法，其特征在于，所述方法包括：将直接存储器存取控制器的配置信息写入共享内存；在执行完所述配置信息的写入操作之后，激活所述直接存储器存取控制器，以使所述直接存储器存取控制器从所述共享内存中读取所述配置信息。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于展讯通信（上海）有限公司，未经展讯通信（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710977465.6/，转载请声明来源钻瓜专利网。
- 上一篇：一种最简化缓存数据操作方法
- 下一篇：一种数据预取方法及装置、微处理器
- 同类专利
- 相干性管理器-201910142332.6
- 马丁·约翰·罗宾逊;马克·兰德斯 - 畅想科技有限公司
- 2019-02-26 - 2019-09-06 - G06F12/0831
- 本公开涉及相干性管理器。一种用于接收在物理地址空间中寻址的监听请求的相干性管理器，该监听请求与使用虚拟地址空间可寻址的缓存存储器有关，该缓存存储器具有多个相干缓存行，该相干性管理器包括：反向转换模块，被配置为维持针对保持在缓存存储器中的每个相干缓存行的从物理地址到虚拟地址的映射；以及监听处理器，被配置为：接收与物理地址有关的监听请求；响应于接收到的监听请求，确定物理地址是否在反向转换模块中被映射到虚拟地址；以及根据该确定来处理监听请求。
- 用于对晶片外高速缓存存储器的标签集高速缓存的方法、装置和系统-201580010714.3
- D.罗兰;N.休塞诺瓦;B.A.奎斯塔;Q.蔡 - 英特尔公司
- 2015-02-23 - 2019-08-13 - G06F12/0831
- 在确定对高速缓存数据的访问中提供高速缓存标签的高速缓存的技术和机制。在实施例中，标签存储存储第一集合，其包括与高速缓存存储器的相应数据位置关联的标签。高速缓存标签的高速缓存存储标签存储所存储的标签的子集。在第一集合的标签要存储到高速缓存标签的高速缓存的情况下，第一集合的所有标签被存储到第一部分。在另一个实施例中，第一集合的标签到高速缓存标签的高速缓存的任何存储包括第一集合的标签到仅高速缓存标签的高速缓存的第一部分的存储。维持替换表以供在基于高速缓存标签的高速缓存的集合的所指示的活动性水平来驱逐或替换高速缓存标签中使用。
- 一种数据传输方法及系统-201811570200.5
- 曹浩勇;杨沙;何从华 - 深圳市趣创科技有限公司
- 2018-12-21 - 2019-04-26 - G06F12/0831
- 本发明公开一种数据传输方法，应用于计算机，包括：接收终端发送的数据传输请求，并向操作系统申请虚拟内存；根据所述数据传输请求将硬盘中的相应数据读取映射至所述虚拟内存中；通过所述虚拟内存实现终端与计算机之间的数据传输。本发明接收到终端的数据传输请求后通过向计算机操作系统申请虚拟内存，且根据接收的数据传输请求将硬盘中与该数据传输请求相应的数据即终端所需的数据读取映射至所述虚拟内存中，终端可直接读取虚拟内存的数据，且可将读取的数据通过多路usb端口传输到多个生产终端中去，因内存的读取速度可高达10G/s，则可增加计算机多路传输的路数，同时提高数据传输效率，以大幅提高生产效率。同时本发明还公开一种数据传输系统。
- 使用硬件控制的分离监听目录的相干互连功率降低-201780054611.6
- C·阿瓦尼;L·蒙特佩吕;P·布卡尔;R·K·古普塔 - 高通股份有限公司
- 2017-09-07 - 2019-04-26 - G06F12/0831
- 本发明的方面包括用于在具有任意数量的处理器、任意数量的功率域和任何数量的处理器高速缓存的计算设备上实现多个分离监听(snoop)目录的计算设备、装置、以及由该装置实现的方法。例如，各个方面可以包括：针对第一功率域启用第一分离监听目录，并且针对第二功率域启用第二分离监听目录，其中第一功率域包括第一多个处理器高速缓存，并且第二功率域包括至少一个处理器高速缓存；确定是否所有的第一多个处理器高速缓存都处于低功率状态；响应于确定第一多个处理器高速缓存都处于低功率状态，禁用第一分离监听目录。可以对N个数量的功率域和M个数量的处理器高速缓存执行类似的操作。
- 配置直接存储器存取控制器的方法及装置-201710977465.6
- 贺元才;夏少华 - 展讯通信（上海）有限公司
- 2017-10-17 - 2019-04-23 - G06F12/0831
- 本发明提供一种配置直接存储器存取控制器的方法及装置。所述方法包括：将直接存储器存取控制器的配置信息写入共享内存；在执行完所述配置信息的写入操作之后，激活所述直接存储器存取控制器，以使所述直接存储器存取控制器从所述共享内存中读取所述配置信息。本发明能够确保处理器与直接存储器存取控制器的访问存储空间一致，避免数据不同步造成的操作错误。
- 一种基于申威架构的设备中内存的处理方法及装置-201810764340.X
- 高福亮 - 北京中科网威信息技术有限公司
- 2018-07-12 - 2018-12-11 - G06F12/0831
- 本发明实施例提供一种基于申威架构的设备中内存的处理方法及装置，所述方法包括：在大页内存初始化的过程中，获取设备收发报文所需要的内存使用量；所述内存使用量是数据包缓存PKB内存使用量和直接内存存取DMA内存使用量之和；在每完成一次大页内存大块合并后，根据所述内存使用量和预设内存限制地址，切割所述大页内存大块，以获取目标内存块；根据PKB标识或DMA标识在所述设备的待分配内存中进行过滤，以获取目标内存块；分配所述目标内存块至所述PKB内存和所述DMA内存，以供所述PKB内存和所述DMA内存使用。所述装置执行上述方法。本发明实施例提供的方法及装置，能够避免基于申威架构的设备出现无法收发报文的异常状况。
- 数据缓存装置及控制方法、数据处理芯片、数据处理系统-201780004446.3
- 任子木;韩彬 - 深圳市大疆创新科技有限公司
- 2017-09-29 - 2018-09-04 - G06F12/0831
- 一种数据缓存装置(18)及控制方法、数据处理芯片(17)、数据处理系统(10)。该数据缓存装置(18)包括第一记录单元(181)，记录预设的多个读标识中的忙闲标识；缓存单元(182)，包含用于对缓存单元(182)进行循环访问的头指针和尾指针，以及由头指针和尾指针限定的缓存空间，每个忙碌标识对应缓存空间中的一个缓存子空间；控制单元(183)，按照预设的顺序将从内存(14)读取的数据突发写入忙碌标识对应的缓存子空间；当忙碌标识对应的缓存子空间写入数据突发的最后一个数据块时，更新第一记录单元(181)，将忙碌标识更改为空闲标识。上述数据缓存装置(18)通过使用头指针和尾指针，以及记录读标识的忙闲状态，实现了对缓存单元(182)的存储空间的循环利用，可以一定程度上降低数据处理过程占用的片上缓存资源。
- 具有对高速缓存线拥有者CPU的跟踪的多CPU设备-201710805209.9
- M·拉兹 - 马维尔国际贸易有限公司
- 2017-09-08 - 2018-04-27 - G06F12/0831
- 本申请的各实施例涉及具有对高速缓存线拥有者CPU的跟踪的多CPU设备。一种处理装置包括多个中央处理单元(CPU)和一致性结构。CPU中的相应的CPU包括相应的本地高速缓存存储器并且被配置用于执行多个存储器事务，这些存储器事务在本地高速缓存存储器和由多个CPU共享的主存储器之中交换多个高速缓存线。一致性结构被配置用于针对每个高速缓存线、标识并且在集中式数据结构中记录CPU的子集之中的负责将该高速缓存线提交给主存储器的至多单个高速缓存线拥有者CPU的身份；以及基于如被记录在集中式数据结构中的该高速缓存线的高速缓存线拥有者CPU的身份来服务于来自多个存储器事务之中的、关于多个高速缓存线之中的给定高速缓存线的至少一个存储器事务。
- 一种传达与高速缓存相干性相关的信息的方法及系统-201280059804.8
- 让-雅克·勒克莱 - 高通科技公司
- 2012-10-25 - 2017-11-10 - G06F12/0831
- 本发明揭示一种用于在半导体芯片上的起始者代理与目标代理之间传达相干性信息的系统和方法。经由仅使用三个信道的套接字接口来执行用以支持完全相干性的充分信息通信。在一个信道上发布事务请求，同时在第二信道上给出响应。在与事务响应相同的信道上发布干预请求。在第三信道上给出干预响应。相比于常规方法，此方法大幅度降低了高速缓存相干套接字接口的复杂性。实际效果为逻辑加快、硅区域减小、架构性能得到改善且由相干起始者和目标的设计者造成的故障概率减少。
- 在设备间实现数据一致性-201580065490.6
- G·P·拉奥 - 英特尔公司
- 2015-12-17 - 2017-10-17 - G06F12/0831
- 系统和方法可以提供在执行应用的过程中共享一个或多个变量的设备之间的一致性。状态变量可以与高速缓存中的数据相关联，并且可以采取指示所述相应数据的状态的修改、独占、共享或无效(MESI)值。可以跨所述设备的全部或一部分对所述数据进行更新以便基于例如所述状态变量根据需要来提供所述设备之间的数据一致性。
- 有序和无序网络的缓存相干握手协议-201380043366.0
- 林奕林;贺成洪;史洪波;张纳新 - 华为技术有限公司
- 2013-08-19 - 2017-08-25 - G06F12/0831
- 本文所揭示的是一种处理网元(NE)，所述处理网元包括至少一个接收器，用于接收来自多个存储节点的多个存储请求的消息以及多个响应于来自所述多个存储节点的所述存储请求的存储响应的消息，其中所述每个存储请求指定源节点，目标节点和存储位置；至少一个发射器，用于将所述存储请求和所述存储响应传输给所述多个存储节点；以及耦合到所述接收器和所述发射器的控制器，用于实施排序，使得所述发射器按照所述接收器接收的顺序传输指定同一存储位置和同一源节点/目标节点对的存储请求和存储响应。
- 多处理器系统的探听方法及其装置-201611140401.2
- 林建宏;李东洮 - 联发科技股份有限公司
- 2016-12-12 - 2017-08-11 - G06F12/0831
- 本发明揭露一种多处理器系统的探听方法及其装置。其中，所述多处理器系统的探听方法包含从第一处理器接收请求，其中，所述第一处理器具有多个第一本地存储器以及多个探听端口；以及响应于所述请求，在不探听所述第一处理器的所述多个探听端口情况下，探听第二处理器的一个或多个探听端口，其中，所述第二处理器具有多个第二本地存储器。本发明提供的多处理器系统的探听方法及其装置可节省功耗及系统资源。
- 一种缓存数据的方法及存储设备-201410258859.2
- 兰可嘉;程永波;贺成洪 - 华为技术有限公司
- 2014-06-11 - 2017-08-04 - G06F12/0831
- 本发明实施例提供了一种缓存数据的方法及存储设备，缓存数据的方法应用于存储设备，存储设备包括源代理及目标代理，方法包括源代理向目标代理发送数据获取请求；源代理接收目标代理返回的与数据获取请求对应的目标数据；源代理确定在发送数据获取请求与接收目标数据之间是否接收到了目标代理发送的针对目标数据的侦听请求，所述侦听请求表明目标代理同时正在处理其他源代理对所述目标数据的获取请求；若接收到所述侦听请求，则源代理丢弃目标数据，若未接收到所述侦听请求，则源代理保存目标数据。本发明实施例能够在不严格控制报文接收顺序或额外增加ACK报文的情况下，解决缓存一致性冲突的问题，提高了数据的处理效率。
- 具有第一协议域和第二协议域的数据处理装置及其方法-201280071045.7
- 威廉·亨瑞·佛兰德斯;拉玛穆尔西·古鲁·普拉萨哈;阿肖克·库玛尔·图马拉;詹姆师德·加拉;潘尼德拉·库玛·曼娜瓦 - ARM有限公司
- 2012-03-02 - 2017-06-09 - G06F12/0831
- 数据处理装置(2)包括被配置为操作于写进程协议下的第一协议域A以及被配置为操作于探听进程协议下的第二协议域B。如果从第一协议域A向第二协议域B发出的挂起的写请求的写目标地址和从第二协议域B向第一协议域A发出的挂起的探听请求的探听目标地址一样，则死锁状态被检测到。当死锁状态被检测到时，域间的桥(4)可以对死锁的写请求和探听请求中选定的一个做出早期响应而不需要等待选定请求被服务。早期响应对发出选定请求的域指示选定请求已经被服务，从而使其它请求可以被发出域服务。
- 数据处理方法及数据处理装置-201610191904.6
- 姜莹;张哲鹏;王海洋 - 联想（北京）有限公司
- 2016-03-30 - 2016-08-24 - G06F12/0831
- 本发明公开了一种数据处理方法及数据处理装置；方法包括：确定总线的操作指令需要在存储器访问的目标存储空间；从所述存储器读取所述目标存储空间的数据存入缓存器；从所述存储器读取对应所读取的数据的校验信息，基于所述校验信息对所述数据进行纠正；基于纠正后的所述数据、以及所述操作指令的操作类型响应所述总线的操作指令。实施本发明，能够在响应总线的指令的过程中，减小DDR内存中存储资源的消耗和计算资源的消耗。
- 专利分类
