“拉玛穆尔西·古鲁·普拉萨哈”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果5个，建议您升级VIP下载更多相关专利

[发明专利]具有第一协议域和第二协议域的数据处理装置及其方法-CN201280071045.7有效
发明人：威廉·亨瑞·佛兰德斯;拉玛穆尔西·古鲁·普拉萨哈;阿肖克·库玛尔·图马拉;詹姆师德·加拉;潘尼德拉·库玛·曼娜瓦 -专利权人： ARM有限公司
申请日： 2012-03-02 - 公布日： 2017-06-09 - 主分类号： G06F12/0831 文献下载
摘要：数据处理装置(2)包括被配置为操作于写进程协议下的第一协议域A以及被配置为操作于探听进程协议下的第二协议域B。如果从第一协议域A向第二协议域B发出的挂起的写请求的写目标地址和从第二协议域B向第一协议域A发出的挂起的探听请求的探听目标地址一样，则死锁状态被检测到。当死锁状态被检测到时，域间的桥(4)可以对死锁的写请求和探听请求中选定的一个做出早期响应而不需要等待选定请求被服务。早期响应对发出选定请求的域指示选定请求已经被服务，从而使其它请求可以被发出域服务。
具有第一协议第二数据处理装置及其方法

[发明专利]用于发起设备向接收设备发送的事务请求的动态资源分配-CN201210290197.8在审
发明人：潘尼德拉·库玛·曼娜瓦;詹姆师德·加拉;拉玛穆尔西·古鲁·普拉萨哈;迈克尔·艾伦·菲利波;布鲁斯·詹姆斯·梅休森;蒂姆斯·查尔斯·梅斯 -专利权人： ARM有限公司
申请日： 2012-08-08 - 公布日： 2013-06-19 - 主分类号： G06F9/46 文献下载
摘要：公开了用于发起设备向接收设备发送的事务请求的动态资源分配。公开了用于生成事务请求的发起者设备和用于接收其的接收者设备。在存在用于事务请求的可用缓冲区存储的情况下，接收者设备接受事务请求。若没有可用的存储空间，确认信号生成器生成并且输出表示请求已被接收但未被接收者设备接受的拒绝确认信号。信用证生成器可保留缓冲区中至少一个可用的存储位置，并为发送未由接收者设备接受的事务请求之一的接收者设备生成信用证授予。信用证授予向发起者设备表示存在至少一个保留存储位置，使得来自发起者设备的随后事务请求将由接收者设备接受。
用于发起设备接收发送事务请求动态资源分配

[发明专利]支持不同优先级事务请求的集成电路中的处理资源分配-CN201210290278.8有效
发明人：詹姆师德·加拉;马克·戴维·沃克海瑟;布雷特·斯坦利·菲勒;迈克尔·艾伦·菲利波;拉玛穆尔西·古鲁·普拉萨哈;潘尼德拉·库玛·曼娜瓦 -专利权人： ARM有限公司
申请日： 2012-08-08 - 公布日： 2013-06-19 - 主分类号： G06F9/50 文献下载
摘要：涉及支持不同优先级事务请求的集成电路中的处理资源分配。集成电路(2)包括经环型互连(30)与共享高速缓冲存储器(22，24)通信的多个事务源(6，8，10，12，14，16，18，20)，每个共享高速缓冲存储器具有相关联的POC/POS(30，34)并用作请求服务电路。请求服务电路具有可分配给不同事务的一组处理资源(36)。这些处理资源可动态或静态分配。静态分配可根据选择算法进行。选择算法可利用服务质量值/优先级作为其输入参数之一。也可定义饥饿比率以使较低优先级在太久没有资源分配的情况下强制被选择。在服务质量值与优先级之间可进行可编程映射。分配给每个优先级的处理资源的最大数目也可被编程。
支持不同优先级事务请求集成电路中的处理资源分配

[发明专利]数据处理系统的同步-CN201210284470.6在审
发明人：潘尼德拉·库玛·曼娜瓦;詹姆师德·加拉;拉玛穆尔西·古鲁·普拉萨哈;迈克尔·艾伦·菲利波 -专利权人： ARM有限公司
申请日： 2012-08-08 - 公布日： 2013-05-15 - 主分类号： G06F17/30 文献下载
摘要：公开了数据处理系统的同步。中央化同步设备响应于系统同步请求的接收来确定通过数据处理系统发送的至少事务请求的子集的进展。同步设备包括：至少一个端口，用于接收来自数据处理系统的请求以及向数据处理系统输出请求和响应；多播电路，被配置为响应于系统同步请求的接收来生成多个同步请求并且输出多个同步请求以用于多播到数据处理系统内的设备中的至少一些设备，同步请求查询在各个设备的每一个处至少事务请求的子集的进展；收集电路，用于收集对多个同步请求的响应，响应确认所查询的进展已经在各个设备处出现，收集电路被配置为确定何时接收到对全部多个同步请求的响应以及响应于确定已接收到全部响应来输出对系统同步请求的响应。
数据处理系统同步

[发明专利]针对同时待处理数据访问请求的数据冲突处理-CN201210290267.X在审
发明人：潘尼德拉·库玛·曼娜瓦;詹姆师德·加拉;拉玛穆尔西·古鲁·普拉萨哈;迈克尔·艾伦·菲利波 -专利权人： ARM有限公司
申请日： 2012-08-08 - 公布日： 2013-05-15 - 主分类号： G06F11/14 文献下载
摘要：本发明公开了针对同时待处理数据访问请求的数据冲突处理。本发明公开了一种在一致性控制器中而非发起方设备中管理数据冲突的数据处理系统。该数据处理系统以两部分的形式处理写请求，以使得第一部分被发送并且当一致性控制器有空间接受数据时对所述第一部分做出响应，并且数据以及在写入之前的数据的状态作为写请求的第二部分被发送。当存在针对相同地址的同时待处理读和写时，一致性控制器通过不对写请求的第一部分做出响应来暂停写入，并且发起方设备继续处理针对所述写请求的地址处接收到的任何探测请求，而不管写请求正在等待处理的事实。当待处理读已完成时，一致性控制器将对写的第一部分做出响应，并且发起方设备将通过发送数据以及关于探测之后的数据状态的指示符来完成写入。然后，一致性控制器可以利用该信息根据需要更新存储器来避免任何可能的数据冲突。
针对同时处理数据访问请求冲突