“詹姆师德·加拉”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果30个，建议您升级VIP下载更多相关专利

[发明专利]相干互连系统中的读取交易跟踪器生命期-CN201880009409.6有效
发明人：潘尼德拉·库马尔·马纳瓦;布鲁斯·詹姆斯·梅休森;詹姆师德·加拉;图沙尔·P·兰格 -专利权人： ARM有限公司
申请日： 2018-01-26 - 公布日： 2023-09-01 - 主分类号： G06F12/0831 文献下载
摘要：提供了一种在相干互连系统中的装置以及操作该装置的相应方法，相干互连系统包括发出请求的主设备和数据存储从属设备。该装置在相干协议交易的完成正在进行中的同时，保持从发出请求的主设备接收的相干协议交易的记录，并且响应于接收到来自发出请求的主设备、针对存储在数据存储从属设备中的数据条目的读取交易，以向数据存储从属设备发出直接内存传输请求。读取应答触发符被添加到直接内存传输请求，并且响应于接收到来自数据存储从属设备的读取应答信号，对应于直接内存传输请求的完成而更新由接收到读取交易而创建的记录。尽管通过直接内存传输满足了读取交易，因此减少了装置保持记录所需的生命期。还提供了相应的数据存储从属设备和操作该数据存储从属设备的方法。
相干互连系统中的读取交易跟踪生命

[发明专利]在数据处理网络中执行读取事务的方法、装置和介质-CN201980029895.2有效
发明人：潘尼德拉·库马尔·马纳瓦;布鲁斯·詹姆斯·梅休森;詹姆师德·加拉;图沙尔·P·兰格;克拉斯·玛格努斯·布鲁斯 -专利权人： ARM有限公司
申请日： 2019-05-02 - 公布日： 2023-08-22 - 主分类号： G06F12/0813 文献下载
摘要：在一种数据处理网络中，该数据处理网络包括经由相干互连而耦合的请求节点、主节点和从节点，主节点响应于来自请求节点的读取请求而执行读取事务。在第一实施例中，在接收到来自从节点的读取回执时，在主节点中终止事务，该读取回执确认来自主节点的读取请求。在第二实施例中，主节点向请求节点发送消息，该消息指示已经在主节点中对读取事务进行排序，并且还指示在单独的数据响应中提供用于读取事务的数据。在接收到来自请求节点的对该消息的确认时，在主节点中终止事务。以此方式，在主节点中终止事务，而无需等待来自请求节点的对事务完成的确认。
数据处理网络执行读取事务方法装置介质

[发明专利]用于在分层高速缓存电路内传输数据的方法和装置-CN202180078153.6在审
发明人：约瑟夫·迈克尔·普斯德斯德里斯;克拉斯·玛格努斯·布鲁斯;詹姆师德·加拉;迪米特里奥斯·卡塞利迪斯;古鲁纳赫·拉马吉里;和-塞奥·克姆;安德鲁·约翰·特纳;拉尼娅·侯赛因·哈桑·马梅什 -专利权人： ARM有限公司
申请日： 2021-11-18 - 公布日： 2023-08-18 - 主分类号： G06F12/126 文献下载
摘要：本公开的各方面涉及一种装置，该装置包括处理电路、第一高速缓存电路和第二高速缓存电路，其中该第二高速缓存电路具有比该第一高速缓存电路的访问延迟更长的访问延迟。该第二高速缓存电路响应于接收到对存储在该第二高速缓存电路内的数据的请求，而将所述数据标识为伪无效数据，并且将所述数据提供给该第一高速缓存电路。该第二高速缓存电路响应于接收到指示该第一高速缓存电路将逐出所述数据的逐出指示，响应于确定所述数据在所述数据被提供给该第一高速缓存电路之后未被修改，而将所述伪无效数据标识为有效数据。
用于分层高速缓存电路传输数据方法装置

[发明专利]高速缓存保留数据管理-CN201680088688.0有效
发明人：艾利克斯·詹姆斯·沃;迪米特里奥斯·卡塞利迪斯;克拉斯·玛格努斯·布鲁斯;迈克尔·菲利普;约瑟夫·迈克尔·普斯德斯德里斯;詹姆师德·加拉 -专利权人： ARM有限公司
申请日： 2016-10-19 - 公布日： 2023-03-07 - 主分类号： G06F12/128 文献下载
摘要：一种数据处理系统2包括第一专用高速缓存存储器8、10和第二专用高速缓存存储器14。与在通信接口12的一侧上的第二专用高速缓存存储器一起定位的探听过滤器18用于追踪在第一专用高速缓存存储器内的条目。探听过滤器包括用于储存保留数据的保留数据储存电路系统，该保留数据用于在第二专用高速缓存存储器内控制高速缓存条目的保留。保留数据传送电路系统20用于在第二专用高速缓存存储器和第一专用高速缓存存储器之间传送相关高速缓存条目时将保留数据传送到及传送来自在探听过滤器内的保留数据储存电路系统和第二专用高速缓存存储器。
高速缓存保留数据管理

[发明专利]用于处理存储器访问请求的装置和方法-CN202180039516.5在审
发明人： 詹姆师德·加拉;古鲁纳赫·拉马吉里;图沙尔·P·兰格;迈克·大卫·威克海塞尔;阿肖克·库马尔·图姆马拉;迪米特里奥斯·卡塞利迪斯 -专利权人： ARM有限公司
申请日： 2021-05-20 - 公布日： 2023-02-03 - 主分类号： G06F13/16 文献下载
摘要：描述了一种用于处理存储器访问请求的技术。一种装置具有用于将多个请求器元件与多个从属元件耦接的互连器。多个请求器元件被布置为发出存储器访问请求以供多个从属元件处理。互连器内的中间元件充当对由多个请求器元件经由中间元件发出的存储器访问请求进行排序的串行化点。中间元件具有跟踪电路，用于跟踪被中间元件接受的存储器访问请求的处理。此外，提供了请求接受管理电路，该请求接受管理电路响应于中间元件接收到给定存储器访问请求，被布置为识别多个从属元件中用于给定存储器访问请求的目标从属元件，并且根据目标从属元件的带宽能力指示来确定给定存储器访问请求是否将被中间元件接受。这种方法可提高整体系统带宽利用率。
用于处理存储器访问请求装置方法

[发明专利]电路和方法-CN202180029022.9在审
发明人：乔纳森·柯蒂斯·比尔德;詹姆师德·加拉;柯蒂斯·格伦·邓纳姆;罗克萨娜·鲁西托鲁 -专利权人： ARM有限公司
申请日： 2021-03-04 - 公布日： 2022-12-02 - 主分类号： G06F12/0813 文献下载
摘要：本公开提供了一种包括一组数据处理节点的电路，该一组数据处理节点包括：两个或更多个主控节点，该两个或更多个主控节点各自具有保持来自主存储器的数据项的副本的相应存储电路，数据项的每个副本与指示标识信息相关联以指示相应副本的一致性状态，该指示标识信息被配置为至少指示该副本的更新时间是否比由该主存储器保持的该数据项新；主节点，该主节点用于对数据访问操作进行序列化并控制由该一组数据处理节点保持的数据项之间的一致性，使得写入到存储器地址的数据与响应于后续访问请求从该存储器地址读取的数据一致；以及一个或多个从节点，该一个或多个从节点包括该主存储器；其中：该一组数据处理节点中的请求节点被配置为关于给定存储器地址处的给定数据项的副本将条件请求传送到该一组数据处理节点中的目标节点，该条件请求与执行条件相关联并且是将该给定数据项的该副本写入到该数据处理节点中的目的节点的请求；并且响应于该条件请求，该目标节点被配置为：(i)当该执行条件的结果为成功时，将该数据项写入到该目的节点并且将完成成功指示标识传送到该请求节点；以及(ii)当该执行条件的该结果为失败时，将完成失败指示标识传送到该请求节点。
电路方法

[发明专利]用于数据处理网络的分布式虚拟存储器管理-CN202210262902.7在审
发明人：基肖尔·库马尔·贾加迪沙;詹姆师德·加拉;图沙尔·P·林格;马克·戴维·沃克海瑟;普雷特基肖尔·希瓦库马尔;劳伦·伊莉丝·古克尔 -专利权人： ARM有限公司
申请日： 2022-03-17 - 公布日： 2022-09-30 - 主分类号： G06F3/06 文献下载
摘要：本发明题为用于数据处理网络的分布式虚拟存储器管理。一种数据处理网络包括具有能够作为分布式虚拟存储器(DVM)访问的本地存储器并由互连结构耦接的请求节点。分派多个DVM域，每个域包含用于处理来自该域中请求节点的DVM操作请求的DVM节点。在接收到请求时，DVM节点向其域中的其它请求节点发送监听消息，并且向其它DVM域中的一个或多个对等DVM节点发送监听消息。DVM节点从请求节点以及从所述一个或多个对等DVM节点接收监听响应，并且向第一请求节点发送完成消息。每个对等DVM节点向其域中的请求节点发送监听消息，收集监听响应，并发送单个响应给始发DVM节点。以此方式，并行地执行DVM操作。
用于数据处理网络分布式虚拟存储器管理

[发明专利]用于处理有序事务的装置和方法-CN202080077843.5在审
发明人：图沙尔·P·兰格;詹姆师德·加拉;古鲁纳赫·拉马吉里;阿肖克·库马尔·图姆马拉;马克·大卫·威克海塞尔 -专利权人： ARM有限公司
申请日： 2020-09-21 - 公布日： 2022-06-21 - 主分类号： G06F12/0806 文献下载
摘要：本发明提供了用于处理有序事务的装置和方法。该装置具有多个完成器元件，该多个完成器元件用于处理事务；请求器元件，该请求器元件用于发布有序事务的序列；以及互连器，该互连器针对每个完成器元件提供在该完成器元件与该请求器元件之间的通信信道，以用于在该完成器元件与该请求器元件之间在任何方向上传输信号。正在处理该序列中的给定事务的给定完成器元件被布置成通过其相关联的通信信道向该请求器元件发布响应信号，该响应信号包括有序信道指示以识别该相关联的通信信道是否具有有序信道属性。该有序信道属性保证对由该请求器元件通过该相关联的通信信道以给定顺序发布的事务的处理将由该给定完成器元件以相同给定顺序完成。然后，该请求器元件响应于该有序信道指示，以控制来自该请求器元件的至少一个信号的发布的定时，该至少一个信号与该序列中的该给定事务之后的一个或多个事务相关。通过此类方法，针对有序事务而采用的排序流程可以根据有序信道是否存在而由该请求器元件进行改变，同时启用要利用的跨互连器的请求器元件设计。
用于处理有序事务装置方法

[发明专利]用于数据处理系统中的缓存一致性的探听过滤器-CN201611040746.0有效
发明人： 詹姆师德·加拉;马克·戴维·沃克海瑟 -专利权人： ARM有限公司
申请日： 2016-11-10 - 公布日： 2021-11-30 - 主分类号： G06F12/0815 文献下载
摘要：本公开涉及用于数据处理系统中的缓存一致性的探听过滤器。一种具有访问共享数据资源的两个或更多个处理器的数据处理系统及其操作方法被提供。本地缓存中存储的数据被标记为处于“独有脏”、“共享脏”、“独有干净”或者“无效”状态。探听过滤器监视由处理器对共享数据资源的访问，并且包括被配置为维护缓存一致性的探听过滤器缓存和探听过滤器控制逻辑。探听过滤器缓存不对存储处于“共享脏”状态的数据块的任何本地缓存进行标识，使得探听过滤器缓存大小更小并且简化了探听控制逻辑。数据处理系统由硬件描述语言的指令来定义。
用于数据处理系统中的缓存一致性探听过滤器

[发明专利]带有协议层重传的一致互连恢复的方法和装置-CN201980055935.0在审
发明人：徐政;詹姆师德·加拉 -专利权人： ARM有限公司
申请日： 2019-08-28 - 公布日： 2021-04-09 - 主分类号： H04L1/16 文献下载
摘要：一种容错数据处理网络包括通过互连电路相互耦合的若干个节点。这些节点的微体系结构被配置用于经由互连电路发送和接收消息。在操作中，第一请求节点向归属节点发送读取请求。作为响应，归属节点发起请求的数据向第一请求节点的传输。当第一请求节点检测到发生了出错时，其向第一归属节点发送否定确认消息。作为响应，归属节点再次发起请求的数据向第一请求节点的传输。请求的数据可被从第二请求节点的本地缓存传输或者在被从存储器取回之后被从属节点传输。数据可经由归属节点被传输到第一请求节点或者经由互连被直接传输到第一请求节点。
带有协议层重传一致互连恢复方法装置

[发明专利]电路和方法-CN202011062537.2在审
发明人：布鲁斯·詹姆斯·梅休森;潘尼德拉·库玛·曼娜瓦;詹姆师德·加拉;克拉斯·玛格努斯·布鲁斯;安德鲁·约翰·特纳 -专利权人： ARM有限公司
申请日： 2020-09-30 - 公布日： 2021-04-09 - 主分类号： G06F15/78 文献下载
摘要：本申请涉及电路和方法。电路包括：有两个或更多个数据处理节点的集合，每个数据处理节点具有用于保持数据的相应存储电路；以及主节点，所述主节点用于把数据访问操作串行化，并控制由一个或多个数据处理节点保持的数据之间的一致性，使得写入存储器地址的数据与响应于后续的访问请求而从该存储器地址读取的数据一致；数据处理节点的集合的请求节点被配置为将请求传送到所述主节点以执行对给定存储器地址处的给定数据实例的独占访问；所述主节点被配置为响应于所述请求将信息传送到所述数据处理节点的集合的其他数据处理节点以控制由那些其他数据处理节点来对所述给定存储器地址处的由那些其他数据处理节点保持的任何进一步的数据实例进行处理。
电路方法

[发明专利]写入零数据-CN202011020381.1在审
发明人： 詹姆师德·加拉;马克·戴维·沃克海瑟;潘尼德拉·库玛·曼娜瓦;布鲁斯·詹姆斯·梅休森 -专利权人： ARM有限公司
申请日： 2020-09-25 - 公布日： 2021-04-06 - 主分类号： G06F15/173 文献下载
摘要：本公开涉及写入零数据。公开了装置、操作装置的方法、用于将装置连接到彼此的互连、以及操作互连的方法。主装置可向互连发出指定数据存储位置的个体全零数据写入事务，互连将个体全零数据写入事务传达到目标设备，目标设备在数据存储位置处写入全零数据。不会随着个体全零数据写入事务传达写入数据，从而个体全零数据写入事务可用于清除数据存储位置，而不增加互连中的写入数据通道的拥塞。
写入数据

[发明专利]用于处理缓存维护操作的装置和方法-CN202011025204.2在审
发明人：潘尼德拉·库马尔·马纳瓦;布鲁斯·詹姆斯·梅休森;詹姆师德·加拉 -专利权人： ARM有限公司
申请日： 2020-09-25 - 公布日： 2021-04-06 - 主分类号： G06F12/0811 文献下载
摘要：提供了用于处理缓存维护操作的装置和方法。该装置具有用于发出请求的多个请求者元件和用于处理这种请求的至少一个完成者元件。提供了缓存层次结构，其具有多个级别的缓存来存储与存储器中的地址相关联的数据的缓存副本。请求者元件可被布置为发出指定存储器地址范围的缓存维护操作请求以便使得与指定的存储器地址范围相关联的数据块通过缓存层次结构的至少一个级别被推送到确定的可见点，以便使得该数据块对一个或多个其他请求者元件可见。给定请求者元件可被布置为检测何时需要在缓存维护操作请求之前发出写入请求以便使得对于指定的存储器地址范围内的数据项执行写入操作，并且在该情况下生成要发出的组合写入和缓存维护操作请求来取代写入请求和后续缓存维护操作请求。接收到组合写入和缓存维护操作请求的接收方完成者元件于是可被布置为发起组合写入和缓存维护操作请求所要求的缓存维护操作的处理，而不等待写入操作完成。这可显著减小缓存维护操作的处理中的时延，并且可提供减小的带宽利用。
用于处理缓存维护操作装置方法

[发明专利]用于执行指令的系统、方法和装置-CN201980053058.3在审
发明人：柯蒂斯·格伦·邓纳姆;帕维尔·沙米斯;詹姆师德·加拉;迈克尔·菲利普 -专利权人： ARM有限公司
申请日： 2019-08-06 - 公布日： 2021-03-26 - 主分类号： G06F9/30 文献下载
摘要：一种用于对处理交易序列进行排序的系统、装置以及方法。所述方法包括从存储器访问要执行的操作的程序序列。接收到指令，其中一些指令具有标识符或助记符，用于将那些已识别的操作与其他没有标识符或助记符的操作区分开。助记符指示操作的程序序列的执行的分配。基于助记符将操作的程序序列分组，以使某些操作与其他操作分开。
用于执行指令系统方法装置

[发明专利]数据处理网络中的传输协议-CN201980029863.2在审
发明人：潘尼德拉·库马尔·马纳瓦;布鲁斯·詹姆斯·梅休森;詹姆师德·加拉;图沙尔·P·兰格 -专利权人： ARM有限公司
申请日： 2019-05-02 - 公布日： 2020-12-25 - 主分类号： G06F12/0831 文献下载
摘要：在包括经由相干互连而耦合的一个或多个请求节点和主节点的数据处理网络中，请求节点请求来自主节点的数据。请求的数据经由互连以多个数据节拍发送到请求节点，其中在第一时间接收多个数据节拍中的第一数据节拍，并且在第二时间接收最后数据节拍。响应于接收到第一数据节拍，请求节点将确认消息发送到主节点。在接收到确认消息时，主节点释放分配给读取事务的资源。另外，主节点被配置为允许在请求节点已经接收到请求的数据的所有节拍之前将针对请求节点的数据的监听请求发送到请求节点。
数据处理网络中的传输协议

1
2
下一页»
尾页
共 30 条