[发明专利]芯片封装方法在审
| 申请号： | 201710945294.9 | 申请日： | 2017-10-12 |
| 公开（公告）号： | CN108735704A | 公开（公告）日： | 2018-11-02 |
| 发明（设计）人： | 徐宏欣;林南君;张简上煜 | 申请（专利权）人： | 力成科技股份有限公司 |
| 主分类号： | H01L23/498 | 分类号： | H01L23/498;H01L21/48;H01L21/60 |
| 代理公司： | 北京三友知识产权代理有限公司 11127 | 代理人： | 贾磊;郭晓宇 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种芯片封装方法，包含于一第一暂时载体上形成一第一重布层及一第一介电层，从而产生多个第一导电介面于该第一暂时载体上，每对相邻的第一导电介面具有一第一间距；于该第一重布层的一第一部分及该第一介电层上形成一第二介电层，从而覆盖该第一重布层的该第一部分，及露出该第一重布层的一第二部分；于该第二介电层的上方形成一第二重布层及一第三介电层，从而产生多个第二导电介面及一电路，其中该电路至少由该第一重布层及该第二重布层形成。每对相邻的第二导电介面具有一第二间距，且该第二间距大于该第一间距。 | ||
| 搜索关键词： | 重布层 导电介面 介电层 芯片封装 电路 第三介电层 覆盖 | ||
【主权项】：
1.一种芯片封装方法，其特征在于，包含：于一第一暂时载体上形成一第一重布层及一第一介电层，从而产生多个第一导电介面于该第一暂时载体上，每对相邻的第一导电介面具有一第一间距；于该第一重布层的一第一部分及该第一介电层上形成一第二介电层，从而覆盖该第一重布层的该第一部分，及露出该第一重布层的一第二部分；于该第二介电层的上方形成一第二重布层及一第三介电层，从而产生多个第二导电介面及一电路，其中该电路至少由该第一重布层及该第二重布层形成，每对相邻的第二导电介面具有一第二间距，且该第二间距大于该第一间距。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于力成科技股份有限公司，未经力成科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710945294.9/，转载请声明来源钻瓜专利网。
