[发明专利]延迟单元及延迟线电路在审
| 申请号： | 201710940276.1 | 申请日： | 2017-09-30 |
| 公开（公告）号： | CN109600129A | 公开（公告）日： | 2019-04-09 |
| 发明（设计）人： | 周玉镇;曹炜;冯军 | 申请（专利权）人： | 深圳市海思半导体有限公司 |
| 主分类号： | H03K5/135 | 分类号： | H03K5/135 |
| 代理公司： | 北京三高永信知识产权代理有限责任公司 11138 | 代理人： | 罗振安 |
| 地址： | 518129 广东省深圳*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种延迟单元及延迟线电路。所述延迟单元包括：第一逻辑模块、第二逻辑模块和第三逻辑模块；第一逻辑模块的第一输入端与第一信号的信号线相连，第二逻辑模块的第一输入端与第二信号的信号线相连，第一信号和第二信号是相位不同的相同信号，第二信号的相位超前于第一信号的相位；第一逻辑模块的输出端和第二逻辑模块的输出端相连于第一节点；第一逻辑模块和第二逻辑模块功能相同；第一节点与第三逻辑模块的第一输入端相连，且第三逻辑模块的输出端与第一信号的信号线相连于第二节点。通过第三逻辑模块输出的反馈信号作用于第一信号，对第一信号施加钳制作用，来抵消电源噪声对第一信号的影响，从而减弱了电源噪声对延时的干扰。 | ||
| 搜索关键词： | 逻辑模块 第二信号 延迟单元 输入端 信号线 延迟线电路 电源噪声 输出端 输出端相连 反馈信号 钳制 延时 抵消 超前 施加 输出 | ||
【主权项】：
1.一种延迟单元，其特征在于，所述延迟单元包括：第一逻辑模块、第二逻辑模块和第三逻辑模块；所述第一逻辑模块的第一输入端与第一信号的信号线相连，所述第二逻辑模块的第一输入端与第二信号的信号线相连，所述第一信号和所述第二信号是相位不同的相同信号，所述第二信号的相位超前于所述第一信号的相位；所述第一逻辑模块的输出端和所述第二逻辑模块的输出端相连于第一节点；所述第一逻辑模块和所述第二逻辑模块功能相同；所述第一节点与第三逻辑模块的第一输入端相连，且所述第三逻辑模块的输出端与所述第一信号的信号线相连于第二节点。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市海思半导体有限公司，未经深圳市海思半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710940276.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 脉冲发生器-201880009973.8
- 尼古拉·安徒生;克里斯蒂安·格兰豪格 - 诺韦尔达公司
- 2018-02-01 - 2019-11-01 - H03K5/135
- 一种脉冲发生器，包括：第一信号生成臂，所述第一信号生成臂包括第一电感器和多个开关元件，每个开关元件被布置成汲取通过所述第一电感器的电流；以及控制器，所述控制器被布置成以预定顺序激活所述多个开关元件，以便在脉冲发生器输出端处生成预定脉冲波形。所述信号生成臂的所述开关元件和所述电感器一起形成脉冲合成器，所述脉冲合成器从所述控制器获取信号并使用它来合成输出脉冲。与常规的发射器架构相比，上变频混频器、DAC和功率放大器的功能都由单个简化电路执行。这既是区域有效又是高功效的。
- 一种频率可调的脉冲产生器-201920264122.X
- 莫枭雄;闫胜伟 - 上海科闫系统科技有限公司
- 2019-03-02 - 2019-10-29 - H03K5/135
- 本实用新型公开了一种频率可调的脉冲产生器，包括双定时器、多个调频模块。调频模块包含第一调频电阻、第二调频电阻、双通道继电器。电源经过第一调频电阻与所述双通道继电器的第一通道的第一端相连接。第一通道的第二端依次经过电阻R8、电容C9接地。电阻R8与电容C9的公共节点分别与双定时器的第一阈值引脚、第一触发引脚相连接。电源经过第二调频电阻与双通道继电器的第二通道的第一端相连接。第二通道的第二端依次经过电阻R7、电容C8接地。电阻R7与电容C8的公共节点分别与双定时器的第二阈值引脚、第二触发引脚相连接。通过切换不同调频模块与双定时器的连接，实现对输出脉冲信号的频率切换，电路结构简单、成本低。
- 一种获取光子到达探测器时间的电路及探测器-201610859968.9
- 赵玉秋;梁国栋;杨龙;张军;崔改 - 东软医疗系统股份有限公司
- 2016-09-28 - 2019-10-11 - H03K5/135
- 本发明提供一种获取光子到达探测器时间的电路及探测器，其中电路包括：第一比较器、第二比较器和时间确定芯片；第一比较器的第一输入端和第二比较器的第一输入端均连接输入信号，第一比较器的第二输入端连接第一电压阈值，第二比较器的第二输入端连接第二电压阈值，第一电压阈值大于第二电压阈值；第一比较器的输出端连接时间确定芯片的第一管脚，第二比较器的输出端连接时间确定芯片的第二管脚，时间确定芯片的时钟端连接同步时间信号；时间确定芯片，用于在同步时间信号下对第一比较器的输出信号和第二比较器的输出信号进行逻辑运算获得时间信息。能够准确获取光子到达探测器的时间，而且成本较低，电路体积小。
- 时钟补偿电路、时钟电路和微控制器-201611015057.4
- 徐以军;彭新朝;张亮;冯玉明 - 珠海格力电器股份有限公司
- 2016-11-18 - 2019-09-20 - H03K5/135
- 本发明公开了一种时钟补偿电路、时钟电路和微控制器。其中，该时钟补偿电路包括：检测电路，用于检测时钟电路中对目标电容进行调节的电容控制参数，其中，目标电容用于控制时钟电路输出的时钟频率；控制单元，连接至检测电路，用于根据检测电路检测到的电容控制参数控制目标电容，以调节时钟电路输出的时钟频率。通过本申请，解决了相关技术中时钟电路输出的时钟频率波动较大的问题。
- 一种占空比稳定数字控制单级多时钟相位插值器-201810918357.6
- 杨海峰;王昕宇 - 上海奥令科电子科技有限公司
- 2018-08-13 - 2019-08-27 - H03K5/135
- 本发明公开了一种占空比稳定数字控制单级多时钟相位插值器，具有输入时钟信号CKI和CKQ，包括：数字控制选择单元、数字相位插值单元和数据选择器；主要是应用于各种高速时钟数据恢复采集系统中，在系统中提供精确的多相位时钟，有利系统选择最优采样时钟相位。本发明提供了一种占空比稳定数字控制单级多时钟相位插值器对输入要求简单，只需要两个相位差的数字输入高低电平信号，相位插值器内部时序控制逻辑电路简单，相位插值器可以输出占空比不变的高精度多相位的时钟。
- 具有内部控制信号的低功率集成时钟门控单元-201610884102.3
- 林政贤;马修·贝尔津什 - 三星电子株式会社
- 2016-10-10 - 2019-08-20 - H03K5/135
- 提供一种具有内部控制信号的低功率集成时钟门控单元。根据一个总体方面，一种电子设备可包括：锁存器和控制电路。锁存器可接收输入启用信号并生成锁存启用信号。锁存器还可当锁存器透明时，将输入启用信号传递给锁存启用信号。控制电路可电连接到锁存器。控制电路可接收非门控时钟信号作为输入，并生成门控时钟信号和锁存控制信号。锁存控制信号可被配置为当非门控时钟信号处于预定状态并且当输入启用信号和锁存启用信号之一处于启用状态时，使锁存器透明。控制电路可被配置为当锁存启用信号处于启用状态时，将非门控时钟信号传递给门控时钟信号。
- 一种实现平稳切换的时钟切换电路-201810133322.1
- 孙永明 - 长沙泰科阳微电子有限公司
- 2018-02-09 - 2019-08-16 - H03K5/135
- 本发明公开了一种实现平稳切换的时钟切换电路，包括时钟信号CLK‑SEL、时钟信号CLK‑0、时钟信号CLK‑1、时钟信号CLK‑O、与门F1、与门F2、与门F3、与门F4、或门F5、与门F6、与门F7、与门F8、触发器T1、触发器T2、触发器T3和触发器T4。本发明的有益效果为：本发明提供了一种创新的实现平稳切换的时钟切换电路来实现从一个时钟切换到另一个不同相位不同频率时钟的平稳切换，从而杜绝时钟毛刺的产生，进而保证时钟切换的稳定性，进而提高整个逻辑系统的稳定性，进而达到平稳输出信号的要求。
- 相位内插器及时脉与数据恢复电路-201510381152.5
- 简廷旭;李易霖;王铷杰 - 创意电子股份有限公司;台湾积体电路制造股份有限公司
- 2015-07-02 - 2019-08-09 - H03K5/135
- 本发明提供一种相位内插器及时脉与数据恢复电路，包含相位内插电路、多个低通滤波通道，以及多工电路。相位内插电路接收第一与第二时脉信号，并据以执行内插操作以产生输出时脉信号。所述多个低通滤波通道分别具有输入端与输出端，所述输入端耦接相位内插电路以接收输出时脉信号。各个低通滤波通道包括开关以及电容。开关与电容耦接于共同节点作为输出端。多工电路据有多个输入端，所述多个输入端分别耦接低通滤波通道的输出端。多工电路根据选择信号选择从低通滤波通道其中的接收到的输入信号作为相位内插信号。从而可在不需降低相位内插器的最高操作速度的前提下，获得较广的操作频率范围，提供具有较高线性度与较低抖动的相位内插信号。
- 半导体集成电路的信号传输方法-201610796715.1
- 郑椿锡 - 海力士半导体有限公司
- 2012-01-09 - 2019-08-09 - H03K5/135
- 本发明提供一种半导体集成电路的信号传输方法。所述半导体集成电路包括：多个半导体芯片，所述多个半导体芯片被层叠成多层结构；每个半导体芯片中的校正电路，所述校正电路被配置为将与芯片在层叠中的位置相对应的延迟时间反映到输入信号中，以输出至每个半导体芯片；以及多个穿通芯片通孔，所述多个穿通芯片通孔垂直地穿通所述半导体芯片中的每个而形成，且被配置为将输入信号传送至半导体芯片。
- 具有零延迟的旁路多路复用器的触发器-201410363202.2
- C.韦尔斯;M.伯津斯;金珉修 - 三星电子株式会社
- 2014-07-28 - 2019-08-06 - H03K5/135
- 示例性实施例会公开一种插入零延迟的旁路多路复用器的触发器电路，其包括：主电路，其被配置为接收数据输入、输入时钟信号以及旁路信号，并且向第一节点输出中间信号；以及从电路，其被配置为接收在第一节点处的中间信号、输入时钟信号以及旁路信号，并且输出一输出时钟信号。旁路信号控制从电路基于旁路信号的逻辑电平输出经缓冲的输入时钟信号和拉伸时钟信号之一作为该输出时钟信号。
- 用于时钟发生的自适应振荡器-201780075306.5
- 乔伊斯·谢乌克·瓦伊·王;德拉格尔朱巴·艾格拉托微克;米哈伊尔·罗迪奥诺夫;留比萨·巴季奇;斯蒂芬·V·科索诺基;史蒂文·J·卡姆鲁西 - ATI科技无限责任公司;超威半导体公司
- 2017-12-20 - 2019-07-19 - H03K5/135
- 自适应振荡器电路(120,200,800,1000)的输出时钟频率(102,202,850)响应于集成电路电源线(220,820)上的噪声而改变。所述电路具有单独地连接到调控电源(212)和衰减电源(222)的两个完全相同的延迟线(210,810,220,820)。响应于所述衰减电源上的噪声，所述延迟线致使所述输出时钟频率的变化。当所述衰减电源衰减到或下降到低于所述调控电源时，所述自适应振荡器电路降低所述输出时钟频率。当所述衰减电源超调或摆动超过所述调控电源时，所述自适应振荡器电路将所述输出时钟频率钳位处于由所述调控电源确定的水平。
- 片上自校准延迟监控电路-201610145925.4
- T.鲍曼;S.亨茨勒;P.胡贝尔;C.帕查 - 英特尔移动通信有限责任公司
- 2011-01-28 - 2019-07-09 - H03K5/135
- 本公开涉及片上自校准延迟监控电路。
- 一种序列脉冲部分上升沿加抖的装置-201710446129.9
- 付在明;刘航麟;黄建国;赵贻玖 - 电子科技大学
- 2017-06-14 - 2019-06-14 - H03K5/135
- 本发明公开了一种序列脉冲部分上升沿加抖的装置，将输入序列脉冲通过同步后的门控信号截取，得到需要在上升沿加载抖动的部分和门控信号之外无需加载抖动的部分，对于需要加载抖动的部分序列脉冲波形分解为上升沿信号与下降沿信号，将抖动转化为延迟定时控制加载到上升沿，上升沿信号作为触发器时钟和下降沿信号作为复位信号使得序列脉冲在上升沿来时拉高，下降沿来时拉低，实现对该部分序列脉冲信号的上升沿加抖后的波形合成，得到完整的部分上升沿加抖的序列脉冲信号。
- 一种具有自动复位功能的时钟切换结构-201610599320.2
- 赵毅强;辛睿山;王佳;李跃辉;薛文佳 - 天津大学
- 2016-07-22 - 2019-05-14 - H03K5/135
- 本发明公开了一种具有自动复位功能的时钟切换结构，包括脉冲产生电路M1、时钟切换电路M2和复位产生电路M3；脉冲产生电路M1用于监测时钟选择信号CS是否发生变化，包括时钟上升沿触发的三个D触发器和异或非门XNOR；时钟切换电路M2用于将输出时钟在不同的时钟源CLK1和CLK2之间切换，包括带使能端的上升沿触发的D触发器D4、两个二输入与门和二输入或门OR；复位产生电路M3用于自动产生和去除复位信号，包括带异步清零端的上升沿触发的三个D触发器以及一个反相器INV。本发明只需提供时钟选择信号，在时钟选择信号发生变化时，能够自动产生复位信号，再进行时钟切换；而当切换完成后，经过一定周期会自动去除复位信号，使受控电路正常工作。
- 延迟单元及延迟线电路-201710940276.1
- 周玉镇;曹炜;冯军 - 深圳市海思半导体有限公司
- 2017-09-30 - 2019-04-09 - H03K5/135
- 一种延迟单元及延迟线电路。所述延迟单元包括：第一逻辑模块、第二逻辑模块和第三逻辑模块；第一逻辑模块的第一输入端与第一信号的信号线相连，第二逻辑模块的第一输入端与第二信号的信号线相连，第一信号和第二信号是相位不同的相同信号，第二信号的相位超前于第一信号的相位；第一逻辑模块的输出端和第二逻辑模块的输出端相连于第一节点；第一逻辑模块和第二逻辑模块功能相同；第一节点与第三逻辑模块的第一输入端相连，且第三逻辑模块的输出端与第一信号的信号线相连于第二节点。通过第三逻辑模块输出的反馈信号作用于第一信号，对第一信号施加钳制作用，来抵消电源噪声对第一信号的影响，从而减弱了电源噪声对延时的干扰。
- 用于校正偏斜的接收器电路、包括其的半导体设备及系统-201410389600.1
- 郑仁和 - 爱思开海力士有限公司
- 2014-08-08 - 2019-03-29 - H03K5/135
- 一种接收器电路包括去串行化单元、采样时钟控制单元和采样时钟发生单元。去串行化单元被配置为接收采样时钟信号、对多个输入数据信号采样、以及产生多个内部数据信号。采样时钟控制单元被配置为响应于所述多个内部数据信号和第一组时钟信号而产生延迟控制信号和同步完成信号。采样时钟发生单元响应于延迟控制信号而延迟第一组时钟信号并提供延迟的第一组时钟信号作为采样时钟信号，以及响应于同步完成信号而提供具有相对于第一组时钟信号领先了预定量的相位的第二组时钟信号作为采样时钟信号。
- 时序平移器及其方法-201610324090.9
- 林嘉亮 - 瑞昱半导体股份有限公司
- 2016-05-16 - 2019-03-12 - H03K5/135
- 本发明公开一时序平移器，该时序平移器包含：一第一门控缓冲器，用来接收一第一逻辑信号以及输出一第二逻辑信号；一第二门控缓冲器，用来接收一第三逻辑信号以及输出一延迟信号；以及一有限状态机，用来接收该延迟信号以及一时脉信号，其中该第一门控缓冲器用来依据该有限状态机的状态而条件式地被致能，且该第二门控缓冲器用来无视于该有限状态机的状态而被致能。
- 一种IRIG-B守时时钟漂移补偿方法及电路-201610872563.9
- 刘平;解亚兵;任艳兵;孟锐 - 西电通用电气自动化有限公司
- 2016-09-30 - 2019-03-08 - H03K5/135
- 本发明提供一种IRIG‑B守时时钟漂移补偿方法及电路，方法包括如下步骤，步骤1，IRIG‑B时钟系统通过检测外部时钟源输入的1pps秒脉冲的上升沿使能内部计数器，在外部时钟源输入的1pps脉宽内完成对本地时钟源的计数；步骤2，将计数器的输出值和预设值之间做差得到当前计数偏差E0；步骤3，根据如下步骤判断当前计数偏差E0的有效性和取值；步骤4，根据当前的温度、频率和本地时钟源的批次信息，以及步骤3中当前计数偏差E0的取值，得到本地时钟源每秒的时钟漂移补偿TD，对本地时钟源的输出时钟进行补偿，达到系统守时精度要求。本发明提高了继电保护装置中IRIG‑B的授时精度，提高了继电保护装置的可靠性。
- 一种基于PVTM的宽电压时钟拉伸电路-201610323558.2
- 单伟伟;万亮;时龙兴 - 东南大学
- 2016-05-16 - 2019-03-01 - H03K5/135
- 本发明公开了一种基于PVTM的宽电压时钟拉伸电路，该电路由PVTM电路模块、相位时钟生成模块、时钟同步选择模块以及控制模块组成。PVTM电路模块实时监测芯片中延时单元的延时信息来检测当前电路的运行环境，并将该信息反馈到控制模块中。控制模块在时钟拉伸使能信号以及时钟拉伸尺度信号的作用下，根据PVTM的反馈信息，从相位时钟生成模块产生的时钟中选择目标相位时钟，实现在单周期内对不同PVT环境下系统时钟的拉伸。本发明不需要复杂的门器件，面积和功耗代价较小。本发明电路结构精简，电路实现简单，用一定的精度代价换取了面积代价，尤其适合基于在线时序监测的自适应电压频率调整电路使用。
- 自适应时钟分布系统中的供应电压跟踪时钟产生器-201780034599.2
- P·贾殷;K·A·柏曼;V·邦萨尔 - 高通股份有限公司
- 2017-04-07 - 2019-02-05 - H03K5/135
- 本发明公开一种具有电压跟踪时钟产生器VTCG(108)的自适应时钟分布ACD系统(100)。所述ACD系统包含可调谐长度延迟TLD电路(104)，以通过将预先选择延迟添加到根时钟(102)来产生TLD时钟；以及电压下降检测器(106)，其用于检测供应电压中的电压下降。所述VTCG经配置以在所述电压下降期间，产生VTCG时钟(109)，其中所述VTCG时钟的频率精细调谐到两个或更多个值中的一者，以对应于所述供应电压的量值。时钟选择器(110)在所述电压下降期间选择所述VTCG时钟(109)作为ACD时钟(111)以提供到电子电路(120)，且在未检测到电压下降时选择所述TLD时钟(105)作为所述ACD时钟(111)。
- 一种宽频带高瞬时带宽信号产生器-201610307066.4
- 廖海黔;杜勇;赖寒昱 - 贵州航天计量测试技术研究所
- 2016-05-11 - 2019-02-01 - H03K5/135
- 本发明公开了一种宽频带高瞬时带宽信号产生器，它包括瞬时基带信号产生单元，瞬时基带信号产生单元与低通滤波器连接，低通滤波器与微波开关a连接，微波开关a与正交混频单元和功率及平坦度修正单元连接，正交混频单元和功率及平坦度修正单元与微波开关b连接，微波开关b与均衡器c连接，均衡器c与衰减单元连接；本发明解决了现有技术的宽频带高瞬时带宽信号产生器存在的宽频带、高瞬时带宽以及大动态范围信号带内平坦度差、杂散以及本振信号抑制差等技术问题。
- 估测抖动容忍度的时脉数据回复电路与方法-201510446353.9
- 张顺志;郑宇栢;李彦龙;黄崇铭 - 财团法人成大研究发展基金会;奇景光电股份有限公司
- 2015-07-27 - 2019-01-25 - H03K5/135
- 本发明提出用于估测抖动容忍度的时脉数据回复电路与方法。相位侦测器会产生第一相位信号，而第二相位信号是用来产生时脉信号。在运作模式期间，第二相位信号与第一相位信号相同。在测试模式期间，会开始计时并且第一相位信号会被反向以产生第二相位信号。当在测试模式期间侦测到数据信号有错误，会停止计时以产生计数值。接下来，根据计数值与预设单位间隔来计算追踪速度。如此一来，可以快速地估测出抖动容忍度。
- 时钟同步电路和异步数据同步电路-201820775831.X
- E·塞萨 - 意法半导体（格勒诺布尔2）公司
- 2018-05-23 - 2019-01-08 - H03K5/135
- 本公开涉及时钟同步电路和异步数据同步电路。在一个实施例中，时钟同步电路包括：相位比较器，包括具有被配置成接收数据信号的第一输入的第一电路；以及第二电路。第一电路被配置成检测数据信号的边沿。第二电路包括时钟发生器，该时钟发生器被配置成生成具有可调频率的时钟信号，其中相位比较器被配置成在检测到数据信号的边沿之后将数据信号的边沿与时钟信号的边沿进行比较，并且其中第二电路被配置成根据相位比较器的输出信号来修改钟信号的频率。本实用新型的电路能够在消耗很少能量的情况下快速实现时钟同步。
- 一种结构精简的快速时钟拉伸电路-201610321008.7
- 单伟伟;万亮;孙华芳 - 东南大学
- 2016-05-16 - 2019-01-04 - H03K5/135
- 本发明公开了一种结构精简的快速时钟拉伸电路，该电路由相位时钟生成模块，时钟同步选择模块以及控制模块组成。相位时钟模块通过延时单元链获得有不同相位的相位时钟，控制模块根据外部拉伸使能信号以及可配的拉伸尺度信号，产生控制信号，并对该控制信号进行同步处理，以最终选择目标拉伸时钟，实现在一个周期内完成对系统时钟的快速准确拉伸。本发明电路结构精简，电路实现简单，不需要复杂的门器件，面积和功耗代价较小，用一定的精度代价换取了面积代价，尤其适合基于在线时序监测的自适应电压频率调整电路使用。
- 一种相位插值器的自动校准电路-201821106265.X
- 皮德义;刘昌 - 新港海岸（北京）科技有限公司
- 2018-07-12 - 2019-01-04 - H03K5/135
- 本实用新型提供了一种相位插值器的自动校准电路，通过鉴相器比较参考时钟信号和相位插值器的输出时钟信号的相位信息，产生两个时钟的相位差，根据接收到的相位差，得到相位插值器输出时钟信号实际相位与理想相位的差值再进行补偿，从而生成达到与理想相位的相位值一致的补偿信息，将补偿信息发送至相位插值器控制单元进行存储，当相位插值器正常工作时，相位插值器控制单元根据补偿信息产生控制信号，调整相位插值器的输出时钟信号的相位值，最终使相位插值器的输出时钟信号的相位值校准为达到或接近理想相位，使相位插值器产生特定的输出相位，有效提高输出信号的精度。
- 单一时钟数据同步电路在数据传输中的应用-201810676557.5
- 唐枋 - 重庆湃芯入微科技有限公司
- 2018-06-27 - 2018-12-18 - H03K5/135
- 本发明涉及数据传输领域，具体涉及单一时钟数据同步电路在数据传输中的应用，包括用于对第一时钟域的数据信号D(CLK1)进行同步处理，得到第二时钟域数据信号Q3的同步处理单元，用于对第二时钟域的数据信号Q3进行组合逻辑处理，得到组合逻辑处理结果L的组合逻辑单元，用于对组合逻辑处理结果L和第二时钟域的数据信号Q3进行采样，输出同步后的第二时钟域数据信号D’的输出采样单元，同步处理单元包括用于对第一时钟域的数据信号D(CLK1)进行采样，使数据信号D(CLK1)的亚稳态衰减，得到属于第二时钟域数据信号Q1的一级采样单元；本发明所提供的技术方案能够有效克服只能接收单比特数据位宽的数据、容易产生亚稳态信号而导致后级逻辑电路出现逻辑混乱的缺陷。
- 一种时钟相位同步装置及方法-201510633359.7
- 高鹏;杨龙;梁国栋;尹柱霞;宁鹏 - 沈阳东软医疗系统有限公司
- 2015-09-29 - 2018-12-07 - H03K5/135
- 本发明实施例公开了一种时钟相位同步装置，所述装置包括：时间差计算单元以及相位调节单元；时间差计算单元包括逻辑单元串，逻辑单元串由若干个逻辑单元串联而成；时间差计算单元还包括计算模块，计算模块用于通过逻辑单元串中每个逻辑单元的电平值来获取所述测量信号和所述基准信号，并按照预设规则计算测量信号和基准信号分别通过同一个逻辑单元的电平值的逻辑结果，依据逻辑结果确定测量信号的上升沿和基准信号的上升沿之间的时间差；相位调节单元，用于根据时间差得到测量信号和基准信号的相位差，并根据相位差调节测量信号的相位，实现测量信号的相位与基准信号相位同步。本发明实施例还公开了一种时钟相位同步方法。
- 一种超高频时钟数据同步电路-201810674997.7
- 唐枋 - 重庆湃芯入微科技有限公司
- 2018-06-27 - 2018-11-30 - H03K5/135
- 本发明公开了一种超高频时钟数据同步电路，包括MOS管M145、M147～M153、M164～M165、反相器I90～I95、传输门TG1～TG2、缓冲器I0。本发明对于不同的单元采用同一个时钟，让数据和时钟经过传输门和锁存器，确保数据和时钟相位对齐，而且本采样电路结构简单，可以工作在高频状态下。
- 一种具有32级分辨率的低功耗线性插值电路-201810671708.8
- 唐枋 - 重庆湃芯入微科技有限公司
- 2018-06-26 - 2018-11-16 - H03K5/135
- 本发明公开了一种具有32级分辨率的低功耗线性相位插值电路，通过并联设置32个插值单元电路；每一个所述插值单元电路为一个二选一选择器；通过使能信号en选择时钟信号CK1或CK2；每一个所述插值单元电路的端口分别连接到不同的电阻上，与同一个所述插值单元电路相连的4个电阻阻值相同，与不同所述插值单元电路连接的电阻阻值不同，其阻值按照线性定规律变化，保证了相位插值器有较高的线性度；使能信号en为32位温度计码，当每次所述使能信号改变时，32位温度计码有且只有1个比特位发生跳变，同时保证每个比特位对应的相位变化量一致，即保证相位变化量有较好的线性度；实现了相位的32级分辨率调节，提高了分辨率。
- 一种二进制角度量信号转换的系统及方法-201410649281.3
- 曹建章;张宏刚;邓晰文 - 中国航空工业第六一八研究所
- 2014-11-14 - 2018-11-16 - H03K5/135
- 本发明是属于一种基于数字电路的二进制角度量信号转换的系统及方法。涉及对角度信号的转换技术。本发明实现将二进制角度量转换为正交增量脉冲。本发明采取的方案是设计一个累加器和比较器进行内部状态角度的储存和大小比较。通过比较输入角度与内部状态角度的大小，逐步将内部状态角度量增加或减少到与输入角度相同的状态。在内部状态角度变化过程中计算输出正交增量脉冲信号。通过这种转换技术可以将二进制数字角度量转换为正交增量脉冲，这个技术可以提高某些不能使用旋转变压器的电机驱动器的驱动能力。将旋转变压器的输出信号进行R/D解算，并进行角度数量/正交增量脉冲转换，使这些驱动器能够兼容旋转变压器。
- 专利分类
