[发明专利]一种用于3DNAND的核心区层间绝缘氧化层CMP方法在审
| 申请号： | 201710761488.3 | 申请日： | 2017-08-30 |
| 公开（公告）号： | CN107731834A | 公开（公告）日： | 2018-02-23 |
| 发明（设计）人： | 洪培真;杨俊铖;周小红;夏志良;万先进;霍宗亮 | 申请（专利权）人： | 长江存储科技有限责任公司 |
| 主分类号： | H01L27/11551 | 分类号： | H01L27/11551;H01L27/11578;H01L21/306 |
| 代理公司： | 北京辰权知识产权代理有限公司11619 | 代理人： | 董李欣 |
| 地址： | 430074 湖北省武汉市洪山区东*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种用于3D NAND核心区层间绝缘氧化层CMP方法，包括提供衬底；在衬底的上沉积NO叠层；在NO叠层上沉积SiON层，并进行ISSG处理；在ISSG处理后的SiON层上沉积氧化层；刻蚀台阶结构，从而完成核心区；沉积核心区层间绝缘氧化层，其至少填充台阶结构周边区域；对沉积了核心区层间绝缘氧化层的衬底结构进行CMP处理，以ISSG处理的SiON层作为研磨停止层。通过使用ISSG处理过的SiON层作为研磨停止层，提高了研磨停止层的研磨选择比，减小了掩模停止层的厚度，进而减小研磨停止层去除后的台阶高度。采用该CMP方法可改善沟道孔插塞氧化厚度的均匀性，并减小存储器件特性的变化。 | ||
| 搜索关键词： | 一种 用于 dnand 核心区 绝缘 氧化 cmp 方法 | ||
【主权项】：
一种用于3D NAND核心区层间绝缘氧化层CMP方法，包括：提供衬底；在衬底的上沉积NO叠层；在NO叠层上沉积SiON层，并进行ISSG处理；在ISSG处理后的SiON层上沉积氧化层；刻蚀NO叠层，并在核心区域形成台阶结构；沉积核心区层间绝缘氧化层，其至少填充台阶结构周边区域；对沉积了核心区层间绝缘氧化层的衬底结构进行CMP处理，以ISSG处理的SiON层作为研磨停止层；刻蚀去除SiON层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司，未经长江存储科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710761488.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
