[发明专利]n沟道DEMOS器件有效
申请号: | 201710263933.3 | 申请日: | 2017-04-21 |
公开(公告)号: | CN107305867B | 公开(公告)日: | 2023-09-08 |
发明(设计)人: | C·特塞;I·可汗;S·唐 | 申请(专利权)人: | 德克萨斯仪器股份有限公司 |
主分类号: | H01L21/8234 | 分类号: | H01L21/8234;H01L27/088;H01L29/78;H01L29/06 |
代理公司: | 北京纪凯知识产权代理有限公司 11245 | 代理人: | 徐东升;赵蓉民 |
地址: | 美国德*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: |
一种n沟道DEMOS器件包括在掺杂表面层(115)内形成的限定长度方向和宽度方向的p阱指形件(120 |
||
搜索关键词: | 沟道 demos 器件 | ||
【主权项】:
一种制造具有n沟道漏极延伸金属氧化物半导体器件即n沟道DENMOS器件的集成电路即IC的方法,其包括:提供衬底,所述衬底具有在其上的掺杂表面层;形成限定长度方向和宽度方向的至少一个p阱指形件,其在包括沟道区的所述表面层内具有p阱掺杂;在所述p阱指形件的一侧上形成第一n阱,并且在所述p阱指形件的相对侧上形成第二n阱;在限定第一有源区的所述表面层的一部分上形成场介电层,所述第一有源区具有第一有源区边界,所述第一有源区边界包括沿着所述宽度方向的WD边界,在所述第一有源区边界之中具有所述沟道区;在所述沟道区上方形成栅极堆叠,所述栅极堆叠包括栅极介电层和在所述栅极介电层上的图案化栅电极;植入所述p阱指形件以形成第一p型层,所述第一p型层在所述第一有源区外部被掺杂第一掺杂水平,并且与所述WD边界相距至少第一最小距离;植入所述p阱指形件以形成第二p型层,所述第二p型层被掺杂小于所述第一掺杂水平的第二掺杂水平并且具有比所述第一最小距离更接近所述WD边界的第二最小距离,以及在所述第一n阱内形成n+源极并且在所述第二n阱内形成n+漏极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于德克萨斯仪器股份有限公司,未经德克萨斯仪器股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710263933.3/,转载请声明来源钻瓜专利网。
- 上一篇:半导体元件及其制作方法
- 下一篇:一种半导体器件的制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造