[发明专利]沟槽型超级结的制造方法在审
申请号: | 201710156153.9 | 申请日: | 2017-03-16 |
公开(公告)号: | CN107045973A | 公开(公告)日: | 2017-08-15 |
发明(设计)人: | 李昊 | 申请(专利权)人: | 上海华虹宏力半导体制造有限公司 |
主分类号: | H01L21/02 | 分类号: | H01L21/02;H01L29/06 |
代理公司: | 上海浦一知识产权代理有限公司31211 | 代理人: | 郭四华 |
地址: | 201203 上海市浦东*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种沟槽型超级结的制造方法,包括步骤提供表面形成有第一导电类型的第一外延层的晶圆;采用光刻工艺定义出沟槽的形成区域;进行刻蚀形成所述沟槽;在沟槽的侧面和底部表面形成第二外延层;在沟槽中填充第三外延层;进行离子注入将第三外延层底部打通;一层第三外延层和邻接的一层第二外延层的PN掺杂匹配并组成超级结单元;重复第二和三外延层的形成步骤直至将沟槽完全填充。本发明能缩小超级结单元的步进,提高同一晶圆上的超级结单元的PN掺杂匹配的面内均匀性,能提高超级结单元的PN掺杂匹配的面内均匀性,能提高超级结器件的反向击穿电压的面内均匀性并提高器件的击穿单元,还能降低器件的正向导通电阻。 | ||
搜索关键词: | 沟槽 超级 制造 方法 | ||
【主权项】:
一种沟槽型超级结的制造方法,其特征在于,包括如下步骤:步骤一、提供一半导体衬底晶圆,在所述半导体衬底晶圆表面形成有具有第一导电类型的第一外延层;步骤二、采用光刻工艺定义出沟槽的形成区域并将所述沟槽的形成区域打开;所述沟槽的宽度扩展到能够在所述沟槽内形成多个的超级结单元;步骤三、对打开后的所述沟槽形成区域的所述第一外延层进行刻蚀形成所述沟槽;步骤四、采用外延生长工艺在所述沟槽的侧面和底部表面形成第二外延层,所述第二外延层为第一导电类型掺杂且不将所述沟槽完全填充;所述第二外延层的掺杂浓度大于所述第一外延层的掺杂浓度;步骤五、采用外延生长工艺在形成有所述第二外延层的所述沟槽中填充第三外延层,所述第三外延层为第二导电类型掺杂且不将所述沟槽完全填充;进行第一导电类型的离子注入将形成于所述沟槽底部表面上方的所述第三外延层转换成第一导电类型掺杂,使外延后的所述第三外延层底部打通;所述第三外延层的厚度和掺杂浓度根据所述第二外延层的厚度和掺杂浓度设定,使得沿所述沟槽的宽度方向上,一层所述第三外延层和邻接的一层所述第二外延层的PN掺杂匹配并组成超级结单元;步骤六、重复步骤四和步骤五直至将所述沟槽完全填充并在所述沟槽中形成多个所述超级结单元。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710156153.9/,转载请声明来源钻瓜专利网。
- 上一篇:二次电子倍增阴极电子枪
- 下一篇:制造半导体器件的方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造