[发明专利]一种增量式正余弦编码器信号的预处理方法有效

专利信息
申请号: 201710046382.5 申请日: 2017-01-22
公开(公告)号: CN106803758B 公开(公告)日: 2023-04-25
发明(设计)人: 文长明;裴世聪;韩林;秦丹丹;文可;黄雍闶;刘正瑞 申请(专利权)人: 中工科安科技有限公司;文长明;文可
主分类号: H03M1/64 分类号: H03M1/64
代理公司: 合肥市泽信专利代理事务所(普通合伙) 34144 代理人: 方荣肖
地址: 230022 安徽省合*** 国省代码: 安徽;34
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种增量式正余弦编码器信号的预处理方法,其包括以下步骤:分别对正弦增量信号A+和A‑、余弦增量信号B+和B‑,进行差分整形、比例放大生成一对相位相差90°的Asinα、Bcosα;对Asinα加上Bcosα做模拟量加法运算形成再乘以系数得到Asin(α+45°);对Bcosα减去Asinα做模拟量减法运算形成再乘以系数得到Bcos(α+45°),再反转生成‑Bcos(α+45°);将Asinα转换为A相方波信号并进行交叉冗余;将Bcosα转换为B相方波信号并进行交叉冗余;对一对参考点增量信号R+和R‑,进行差分整形、比例放大后再由经比较转换为参考点R方波信号;以上九个信号同步输出形成预处理信号。
搜索关键词: 一种 增量 余弦 编码器 信号 预处理 方法
【主权项】:
一种增量式正余弦编码器信号的预处理方法,其特征在于:其包括以下步骤:对增量式正余弦编码器输出的一对正弦增量信号A+和A‑,进行差分整形、比例放大生成A相正弦信号Asinα;对增量式正余弦编码器输出的一对余弦增量信号B+和B‑,进行差分整形、比例放大生成B相余弦信号Bcosα,其中,A相正弦信号Asinα和B相余弦信号Bcosα的相位相差90°;对A相正弦信号Asinα加上B相余弦信号Bcosα做模拟量加法运算形成再乘以系数得到相对A相正弦信号Asinα移相45°的A相45°移相信号Asin(α+45°);对B相余弦信号Bcosα减去A相正弦信号Asinα做模拟量减法运算形成再乘以系数得到相对B相余弦信号Bcosα移相45°的B相45°移相信号Bcos(α+45°),再反转生成反转信号-Bcos(α+45°);将A相正弦信号Asinα转换为A相方波信号S_A_1,并进行交叉冗余生成A相方波冗余信号S_A_2;将B相余弦信号Bcosα转换为B相方波信号S_B_1,并进行交叉冗余生成B相方波冗余信号S_B_2;对增量式正余弦编码器输出的一对参考点增量信号R+和R‑,进行差分整形、比例放大后再由经比较转换为参考点R方波信号S_R;以上九个信号同步输出形成预处理信号。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中工科安科技有限公司;文长明;文可,未经中工科安科技有限公司;文长明;文可许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201710046382.5/,转载请声明来源钻瓜专利网。

同类专利
  • 一种增量式正余弦编码器信号的预处理电路-201710046797.2
  • 文长明;裴世聪;韩林;秦丹丹;文可;黄雍闶;刘正瑞 - 中工科安科技有限公司;文长明;文可
  • 2017-01-22 - 2023-09-12 - H03M1/64
  • 本发明公开了一种增量式正余弦编码器信号的预处理电路。预处理电路输出带有安全和冗余功能的预处理信号。两个比例放大差分整形电路分别对正弦增量信号A+和A‑、余弦增量信号B+和B‑,进行差分整形、比例放大生成一对相位相差90°的Asinα、Bcosα,再由加法器、减法器、反相器做相应模拟量加法运算输出Asin(α+45°)和-Bcos(α+45°)。两个比较器将Asinα和Bcosα转换为相应方波信号,并分别进行交叉冗余。最后一个比例放大差分整形电路配合最后一个比较器将一对参考点增量信号R+和R‑转换为参考点R方波信号。预处理信号的每一帧包括以上九个信号。
  • 一种编码器正余弦信号的细分装置-202223400893.8
  • 耿新红;李冏 - 上海奥茵绅机电科技有限公司
  • 2022-12-19 - 2023-05-30 - H03M1/64
  • 本实用新型涉及一种编码器正余弦信号的细分装置,包括电路板,电路板外部上下分别装设有金属壳,电路板固定于两片金属壳之间腔体内,电路板一端为输入端,电路板另一端为输出端,电路板包括细分芯片、EEPROM芯片、输出插头和输入插头,输入插头用于正余弦模拟信号输入,输入插头的输出端连接细分芯片的输入端,细分芯片的输出端连接输出插头的输入端,输出插头用于细分后的ABZ数字信号输出,细分芯片与EEPROM芯片相连,EEPROM芯片用于存储配置参数;本实用新型同现有技术相比,能够用于对工业自动化机床等领域中编码器反馈的正余弦信号进行细分,同时将模拟信号转换为数字信号,且细分后的数字信号不易被干扰。
  • 一种增量式正余弦编码器信号的预处理方法-201710046382.5
  • 文长明;裴世聪;韩林;秦丹丹;文可;黄雍闶;刘正瑞 - 中工科安科技有限公司;文长明;文可
  • 2017-01-22 - 2023-04-25 - H03M1/64
  • 本发明公开了一种增量式正余弦编码器信号的预处理方法,其包括以下步骤:分别对正弦增量信号A+和A‑、余弦增量信号B+和B‑,进行差分整形、比例放大生成一对相位相差90°的Asinα、Bcosα;对Asinα加上Bcosα做模拟量加法运算形成再乘以系数得到Asin(α+45°);对Bcosα减去Asinα做模拟量减法运算形成再乘以系数得到Bcos(α+45°),再反转生成‑Bcos(α+45°);将Asinα转换为A相方波信号并进行交叉冗余;将Bcosα转换为B相方波信号并进行交叉冗余;对一对参考点增量信号R+和R‑,进行差分整形、比例放大后再由经比较转换为参考点R方波信号;以上九个信号同步输出形成预处理信号。
  • 具有硬件滤波器和整流器的数字旋转变压器解码器-202210742340.6
  • 王健;叶璐挺;孙小波 - 意法半导体(中国)投资有限公司
  • 2022-06-27 - 2023-01-13 - H03M1/64
  • 本公开的各实施例总体上涉及具有硬件滤波器和整流器的数字旋转变压器解码器。一种旋转变压器解码器电路包括:被配置为计算预定时间段上的第一数字信号的第一加权和的第一滤波器电路,其中第一数字信号包括来自旋转变压器的正弦绕组的第一模拟信号的第一数字样本;被配置为计算预定时间段上的第二数字信号的第二加权和的第二滤波器电路,其中第二数字信号包括来自旋转变压器的余弦绕组的第二模拟信号的第二数字样本,其中第一模拟信号和第二模拟信号被配置为由被施加到旋转变压器的输入绕组的正弦信号感应出;以及被配置为通过分别调节第一加权和的第一符号和调节第二加权和的第二符号来生成第一输出和第二输出的整流器。
  • 一种基于FPGA的高速正余弦编码器解码方法-201711397068.8
  • 吴国强;屈建龙;宋魁;刘宇 - 中国船舶重工集团公司第七0七研究所
  • 2017-12-21 - 2021-11-09 - H03M1/64
  • 本发明涉及一种基于FPGA的高速正余弦编码器解码方法,其技术特点在于:包括以下步骤:步骤1、对正余弦编码器输出的两路正余弦信号和一路零位信号作编码器信号处理;步骤2、FPGA实现粗级角度信号测量,获得粗级脉冲边沿计数值;步骤3、FPGA实现精级角度信号测量,获得精级角度值;步骤4、根据步骤2的粗级脉冲边沿计数值以及正余弦编码器的转向和步骤3的精级角度计算值,粗精耦合解算得出当前编码器角度值。本发明在使用低成本、小体积编码器的情况下实现了角度的高速高精度测量。
  • 一种单芯片内参考轴角转换电路与方法-201610943038.1
  • 杨波;杨秋雨;陈大科 - 连云港杰瑞电子有限公司
  • 2016-10-26 - 2019-08-09 - H03M1/64
  • 本发明是一种内参考轴角到数字转换电路,该电路包括象限划分电路,象限划分电路依次与非线性DAC电路、线性DAC电路、相敏解调电路、积分电路、压控振荡电路和计数电路连接;该电路还包括内置参考电路,内置参考电路分别接入相敏解调电路和外部的旋转变压器;计数电路则分别与象限划分电路、非线性DAC电路和线性DAC电路连接。本发明还公开了一种内参考轴角到数字转换方法。本发明电路体积较小,分布比较集中,可以实现系统元件高密度安装。本发明电路及其转换方法可靠性好,集成度高,有效地提高了系统的可靠性与稳定性。
  • 一种增量式正余弦编码器信号的预处理芯片-201720083493.9
  • 文长明;裴世聪;韩林;秦丹丹;文可;黄雍闶;刘正瑞 - 中工科安科技有限公司;文长明;文可
  • 2017-01-22 - 2017-08-15 - H03M1/64
  • 本实用新型公开了一种增量式正余弦编码器信号的预处理芯片,其在整体设计上包括多个引脚,其中至少有六个输入引脚和九个输出引脚。该预处理芯片内部的部件包括加法器、减法器、反相器、三个比例放大差分整形电路、三个比较器。比例放大差分整形电路一的两个输入端分别引出输入引脚一、二,输出端引出输出引脚一。比例放大差分整形电路二的两个输入端分别引出输入引脚三、四,输出端引出输出引脚二。加法器的输出端引出输出引脚三。反相器的输出端引出输出引脚四。比较器一的输出端引出冗余的输出引脚五、六。比较器二输出端引出冗余的输出引脚七、八。比例放大差分整形电路三的两个输入端分别引出输入引脚五、六,比较器三的输出端引出输出引脚九。
  • 一种增量式正余弦编码器信号的预处理电路-201720083492.4
  • 文长明;裴世聪;韩林;秦丹丹;文可;黄雍闶;刘正瑞 - 中工科安科技有限公司;文长明;文可
  • 2017-01-22 - 2017-08-08 - H03M1/64
  • 本实用新型公开了一种增量式正余弦编码器信号的预处理电路,其输出带有安全和冗余功能的预处理信号。两个比例放大差分整形电路对一对正弦增量信号A+和A‑、一对余弦增量信号B+和B‑,分别进行差分整形、比例放大生成Asinα、Bcosα,A相正弦信号Asinα和B相余弦信号Bcosα的相位相差90°。再由加法器、减法器、反相器做相应模拟量加法运算输出Asin(α+45°)和-Bcos(α+45°)。两个比较器将Asinα和Bcosα转换为相应矩形波信号,并分别进行冗余。最后一个比例放大差分整形电路对一对参考点增量信号R+和R‑,进行差分整形、比例放大后再由最后一个比较器转换为参考点R矩形波信号。
  • 一种模数转换电路-201010603985.9
  • 方晖;李大相 - 南京大学
  • 2010-12-24 - 2011-04-06 - H03M1/64
  • 本发明公开了一种模数转换电路,它利用余弦函数电路将输入模拟信号变换成代表其大小的数字信号。输入信号首先线性地映射到0~π中某一角度θ,再通过余弦函数电路变换成该角度的余弦函数值。随后利用电路实现cos2nθ,其中n=1,2,...,N-1,N为模数转换的最高位数。上述各倍角余弦值由模拟乘法器和加法电路根据公式cos2nθ=(cos2n-1θ)2-1实现。对这些余弦函数信号通过阈值为0的整形电路整形成数字量。最后根据余弦函数的周期性对这些数字量进行编码得到输入信号的模数转换结果。
  • 高速正余弦细分装置-200910188342.X
  • 隋继平;张赞秋;于德海 - 大连光洋科技工程有限公司
  • 2009-10-30 - 2010-06-09 - H03M1/64
  • 本发明公开了一种高速正余弦细分装置,其特征在于通过正余弦数据采样和计算模块,整周期计算模块,查表模块,求和模块,输出模式选择模块,脉冲模式输出模块,绝对值输出模块将正余弦信号进行多倍插值细分,已达到低精度正余弦输出的编码器高精度输出的目的。该装置具有细分精度高,通过单芯片系统更是使其响应时间快,可达到同国外同精度产品的响应速度。另外,由于其结构简单、便于生产,而且成本低廉适于在所有使用正余弦信号输出的位置测量、角度测量、运动控制领域,如数控机床、高精度的测量仪器等领域广泛推广。
  • 一种时间交替ADC系统通道失配误差的获取方法-200910167760.0
  • 王志刚;田书林;张昊;王猛 - 电子科技大学
  • 2009-09-27 - 2010-03-17 - H03M1/64
  • 本发明公开了一种时间交替ADC系统通道失配误差的获取方法,时间交替ADC系统对正弦输入信号x(t)进行采样,得到各个通道的实际输出序列Yi=[yi[0],yi[1],…,yi[N-1]]i=0,1…M-1;选取某个通道为参考通道,利用插值函数对其实际输出序列插值,得到其余通道相对于参考通道无失配误差的输出序列;对其余通道无失配误差的输出序列和实际输出序列分别采用正弦拟合法进行拟合;根据时间交替ADC系统的采样模型yi[n]=gix(nMTs+iTs+Δti)+osi,得到其余通道相对于参考通道的失配误差。本发明的目的是这样实现的,在时间交替ADC系统通道失配误差的获取方法中采用插值、正弦拟和,并考虑了增益、偏移及时钟延迟误差,保证了获得的通道失配误差的精度。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top