[发明专利]一种集成了TFET的FINFET器件及其制备方法有效

专利信息
申请号: 201611077082.5 申请日: 2016-11-30
公开(公告)号: CN106783850B 公开(公告)日: 2019-11-22
发明(设计)人: 孙德明 申请(专利权)人: 上海集成电路研发中心有限公司;成都微光集电科技有限公司
主分类号: H01L27/07 分类号: H01L27/07;H01L29/739;H01L29/78;H01L21/8232
代理公司: 31275 上海天辰知识产权代理事务所(特殊普通合伙) 代理人: 吴世华;陈慧弘<国际申请>=<国际公布>
地址: 201210 上*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供了一种集成了TFET的FINFET器件及其制备方法,在鳍的两个端部区域分别形成N型漏区和由顶部P型掺杂区和底部N型掺杂区构成的源区,从而由源区的底部N型掺杂区、漏区、沟道区、位于鳍结构的侧壁的高K介质层和位于鳍结构的侧壁的栅极共同构成MOS FINFET器件;以及由源区的顶部P型掺杂区、漏区、沟道区、位于鳍结构的顶部的高K介质层和位于鳍结构的顶部的栅极共同构成TFET器件,本发明实现了TFET与FINFET器件的集成,节约了成本。
搜索关键词: 一种 集成 tfet finfet 器件 及其 制备 方法
【主权项】:
1.一种集成了TFET的FINFET器件,其特征在于,包括:/n位于一半导体衬底上的鳍结构;/n位于鳍结构两个端部区域的源区和漏区;整个漏区的掺杂类型为N型掺杂;源区包括底部N型掺杂区和顶部P型掺杂区;其中,向鳍结构两个端部区域进行N型掺杂离子注入,从而形成N型掺杂的漏区和N型掺杂的源区,再通过掩膜对N型掺杂的源区进行P型掺杂,得到顶部P型掺杂区,所述顶部P型掺杂区之下剩余的所述N型掺杂的源区构成底部N型掺杂区;/n在源区和漏区之间的鳍结构的顶部和侧壁依次形成的氧化层和高K介质层;/n位于高K介质层表面的栅极;/n在高K介质层下方且在源区和漏区之间的鳍结构中形成的沟道区;其中,/n源区的底部N型掺杂区、漏区、沟道区、位于鳍结构的侧壁的高K介质层和位于鳍结构的侧壁的栅极共同构成MOS FINFET器件;/n源区的顶部P型掺杂区、漏区、沟道区、位于鳍结构的顶部的高K介质层和位于鳍结构的顶部的栅极共同构成TFET器件。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海集成电路研发中心有限公司;成都微光集电科技有限公司,未经上海集成电路研发中心有限公司;成都微光集电科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201611077082.5/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top