[发明专利]一种显示系统及其显示方法有效
| 申请号： | 201610840474.6 | 申请日： | 2016-09-22 |
| 公开（公告）号： | CN107861896B | 公开（公告）日： | 2020-03-20 |
| 发明（设计）人： | 夏建龙;肖龙光;俆卫 | 申请（专利权）人： | 青岛海信电器股份有限公司 |
| 主分类号： | G06F13/32 | 分类号： | G06F13/32 |
| 代理公司： | 北京律智知识产权代理有限公司 11438 | 代理人： | 邢雪红;乔彬 |
| 地址： | 266100 山*** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种显示系统及其显示方法，该显示系统包括显示器；SOC芯片，用于提供第三信号；FPGA芯片，耦接于SOC芯片和显示器，用于产生第一信号并对第三信号进行处理产生第二信号；控制器，耦接于FPGA芯片，用于根据FPGA芯片的工作状态，选择通过FPGA芯片的第一路径或第二路径发送信号；其中，当FPGA芯片加载网表完毕后，控制器选择通过第一路径向显示器发送第一信号，使显示器显示第一信号所对应的画面；当FPGA芯片的数据处理功能配置完成后，控制器选择通过第二路径向显示器发送第二信号，使显示器显示第二信号所对应的画面。本发明可以选通不同的信号传送路径向显示器顺序发送视频信号，可以大幅缩短黑屏等待时间和开机时间，提高了用户的体验。 | ||
| 搜索关键词： | 一种 显示 系统 及其 方法 | ||
【主权项】：
一种显示系统，其特征在于，包括：显示器；SOC芯片，用于提供第三信号；FPGA芯片，耦接于所述SOC芯片和所述显示器，用于产生第一信号并对所述第三信号进行处理产生第二信号；控制器，耦接于所述FPGA芯片，用于根据所述FPGA芯片的工作状态，选择通过所述FPGA芯片的第一路径或第二路径发送信号；其中，当所述FPGA芯片加载网表完毕后，所述控制器选择通过所述第一路径向所述显示器发送所述第一信号，使所述显示器显示所述第一信号所对应的画面；当所述FPGA芯片的数据处理功能配置完成后，所述控制器选择通过所述第二路径向所述显示器发送所述第二信号，使所述显示器显示所述第二信号所对应的画面。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于青岛海信电器股份有限公司，未经青岛海信电器股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610840474.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 基于光纤通信接口扩展的嵌入式WEB服务器-202210729396.8
- 梁小骜;田澍;董建敏;史然飞;彭宇;刘德龙 - 哈尔滨诺信工大测控技术有限公司;北京航天新立科技有限公司
- 2022-06-24 - 2023-08-29 - G06F13/32
- 基于光纤通信接口扩展的嵌入式WEB服务器，涉及航天器综合测试系统的数据通信领域。解决了传统嵌入式WEB服务器只具备单独的千兆以太网通信电信号接口，如何对通信接口进行扩展的问题。包括处理器、FPGA、电平转换电路、光电转换电路和以太网传输单元；电平转换电路和以太网传输单元构成电信号通信通道；FPGA和光电转换电路构成光信号通信通道；FPGA执行PCIe通信协议；处理器用于对所接收的从电信号通信通道进入的请求信号进行响应，并将响应结果通过电信号通信通道返回至客户端，通过客户端进行显示；还用于对所接收的从光信号通信通道进入的请求信号进行响应，并将响应结果通过光信号通信通道返回至客户端，通过客户端进行显示。
- 数据传输方法和相关装置-202080107172.2
- 王华强;孙浩;陈林峰 - 华为技术有限公司
- 2020-12-30 - 2023-08-08 - G06F13/32
- 本申请实施例提供一种数据传输方法，存储节点和计算节点之间基于RDMA协议进行通信，存储节点与固态硬盘之间通过PCIe链路连接，存储节点通过存储节点的RQ从计算节点的SQ中接收数据传输请求；存储节点基于PCIe链路将数据传输请求的信息写入固态硬盘的内存中；存储节点通过PCIe链路从固态硬盘中接收数据传输指示；存储节点通过存储节点的SQ向计算节点的RQ中发送数据传输指示；存储节点基于数据传输指示从计算节点中读取待写入数据，并发送至固态硬盘进行写入；或者从固态硬盘中读取待读取数据，并发送至计算节点进行写入。采用本申请实施例，通过PCIe链路和存储节点提高了计算节点和固态硬盘之间的数据传输效率。
- 传感装置的中断处理方法及其集成电路-202210057340.2
- 章辉;周鹏;马石;尹飞;李武林 - 联发科技（新加坡）私人有限公司
- 2022-01-18 - 2023-07-28 - G06F13/32
- 本发明描述了一种传感装置的中断处理方法及其集成电路，其中，该集成电路包括处理器、通用中断控制器以及总线主控器。其中，该总线控制器包括总线控制电路和轮询电路，其中，该轮询电路用于检测该传感装置的中断信号是否被断言。响应于该轮询电路检测到该中断信号被断言，该总线控制电路依次取出存储在存储器的任务队列中的多个任务中的每个任务，并执行对应于每个任务的一个或多个数据传输操作，以获得来自该传感装置的该一个或多个传感器的传感器数据，响应于该总线控制电路产生的任务完成信号，该通用中断控制器产生发送至该处理器的中断请求信号。
- 一种用于RISC-V微控制器的DVP控制器系统-202010555126.0
- 王涛;孙懿淳;徐实;张光达;戴华东;黄安文;张鸿云 - 中国人民解放军军事科学院国防科技创新研究院
- 2020-06-17 - 2023-06-20 - G06F13/32
- 本发明涉及一种用于RISC‑V微控制器的DVP控制器系统，包括：所述系统包括：视频数据采集模块、异步FIFO缓冲模块、视频数据缓存模块、总线接口模块及包含控制状态寄存器的控制模块；该方案精简、合理的设计了控制状态寄存器子系统，能够有效提高内核配置和使用DVP控制器的效率，有利于RISC‑V微控制器系统的面积、功耗和成本的控制。
- 基于FPGA应用于EPA的PCIe数据传输方法及系统-202211713522.7
- 谢伟军;王天林;金伟江;劳立辉;童庆 - 浙江中控研究院有限公司
- 2022-12-30 - 2023-06-13 - G06F13/32
- 本发明公开了一种基于FPGA应用于EPA的PCIe数据传输方法及系统。针对现有的EPA PCIe传输效率易受处理器硬件平台、操作系统影响导致传输效率变低的问题，该方法在EPA正常工作时无需处理器介入数据传输，FPGA通过PCIe直接访问处理器系统内存的方式，极大提高PCIe的传输效率，使得EPA的数据处理量大大提高，拓展了EPA的应用场景，却没有增加任何的硬件成本，反而简化了处理器PCIe的驱动设计，同时降低了处理器的负荷，使得处理器可以处理更多的其它系统事务。
- DMA链表模式下的数据处理方法、装置及系统-202310137923.0
- 张格毅;袁力;胡扬央 - 眸芯科技（上海）有限公司
- 2023-02-20 - 2023-06-02 - G06F13/32
- 本发明公开了DMA链表模式下的数据处理方法、装置及系统，涉及DMA数据处理技术领域。所述方法包括步骤：针对数据搬运任务，获取内存中设置的DMA链表信息和DMA传输配置信息；对前述数据搬运任务对应的多个链表配置链表编号，记录各链表的链表编号和传输配置信息的映射关系，并将所述映射关系存储于DMA内部；在进行DMA链表传输时，记录链表传输笔数，并根据当前待搬运数据所属的链表传输笔数N从DMA内部读取链表编号为N的链表对应的传输配置信息，根据前述传输配置信息发起链表传输。本发明有效降低了链表传输过程中访问DMA外部的存储器的次数，提升了DMA的访问效率，提高了数据传输处理效率。
- 波特率识别方法、装置、识别波特率的芯片及存储介质-202211715397.3
- 胡庆贺;邓政策 - 合肥市芯海电子科技有限公司
- 2022-12-28 - 2023-04-14 - G06F13/32
- 本申请提供一种波特率识别方法、装置、识别波特率的芯片及存储介质，识别波特率的芯片包括：数据通信单元和定时单元，所述方法包括：当接收所述数据通信单元发送的中断触发信号时，读取所述定时单元的时间信息，生成时钟数据；根据所述时钟数据，确定发送所述数据包的发送端的波特率。实现芯片进行波特率识别的功能，以使芯片能够根据所述波特率接收发送端发送的数据，避免芯片内部不能自动进行波特率识别的问题，提升芯片的数据传输性能。
- 一种通过流设备接口实现外设的高效快速操作的方法和系统-202211143562.2
- 周涛;杨海池;李新华;蒋新成;胡炯;戴展波;孟凡虎 - 北京四方继保工程技术有限公司;北京四方继保自动化股份有限公司
- 2022-09-20 - 2023-01-31 - G06F13/32
- 本发明公开了一种通过流设备接口实现外设的高效快速操作的方法和系统，包括：CPU和FPGA配合，各种外设IO信号接入FPGA，FPGA将输入的IO信号信息缓存至缓存区，CPU通过流设备接口定时刷新并获取该缓存区中信息，实现输入信号的定时上送；同时，CPU将需要输出的信息缓存并通过流设备接口定时刷新输出到FPGA，FPGA再将接收到的信息输出至外设。本发明CPU通过流设备接口以定时刷新方式扩展IO外设接口，解决了流设备接口无法灵活刷新外设IO的问题，进而提高了国产CPU的适应性。
- 一种基于PCIE DMA的数据调度系统与方法-202211237469.8
- 刘守昌;朱彤;李振 - 三未信安科技股份有限公司;山东多次方半导体有限公司
- 2022-10-11 - 2023-01-17 - G06F13/32
- 本发明公开了一种基于PCIE DMA的数据调度系统与方法，包括：PCIE IP模块包括BAR控制器和DMA控制器；BAR控制器通过AXI‑Lite总线连接模块分别与aximm2axis模块、axis2aximm模块和算法核心模块相互连接；DMA控制器通过AXI‑MM总线连接模块分别与DDR控制模块和Block Ram控制模块相互连接；DDR控制模块与DDR存储器相互连接；Block Ram控制模块与RAM存储器相互连接；aximm2axis模块和axis2aximm模块均与算法核心模块连接；通过该系统可以高效调度主机、设备及存储三者之间的数据流转。
- 一种PHY上行架构以降低5G定位芯片面积的方法-202210765133.2
- 真可知 - 真可知
- 2022-07-01 - 2022-11-18 - G06F13/32
- 本发明涉及5G定位芯片技术领域，具体是一种PHY上行架构以降低5G定位芯片面积的方法。包括将IFFT模块设置在HWA模块中，通过把加CP逻辑合并到PDMA_CTRL模块中，并在上行SRC_FILTER模块和DC_CANCEL模块中间加入一个SEND_BUFFER模块，用于控制数据流。本发明通过将IFFT模块设置在HWA模块中，通过把加CP逻辑合并到PDMA_CTRL模块中，并在上行SRC_FILTER模块和DC_CANCEL模块中间加入一个SEND_BUFFER模块，用于控制数据流，根据这样的方法设置，只要总线满足PHY上行数据带宽，就可以节省出60Kbyte的存储空间，在28nm工艺下可以节省约0.27mm
- 一种基于DMA握手协议的数据传输系统及方法-202210978346.3
- 雷超方 - 南京芯驰半导体科技有限公司
- 2022-08-16 - 2022-11-04 - G06F13/32
- 一种基于DMA握手协议的数据传输系统，包括，内存；外设；总线仲裁装置，其用于决定数据总线的使用权，通过数据总线分别与内存和外设连接；以及直接存储器访问模块，其通过数据总线与总线仲裁装置连接，用于经由总线仲裁装置在内存与外设之间传输数据，直接存储器访问模块基于外设发出的数据传输请求信号、直接存储器访问模块的响应信号及传输完成信号，确定预读写的时刻，数据传输请求信号及响应信号包括：功能信号、监测信号和编码信号。本申请还提供一种基于DMA握手协议的数据传输方法，可以提高DMA数据传输效率，提高DMA传输吞吐量。
- 一种嵌入式系统的双路导航通讯方法-201910911355.9
- 赵昶宇 - 天津津航计算技术研究所
- 2019-09-25 - 2022-10-28 - G06F13/32
- 本发明涉及一种嵌入式系统的双路导航通讯方法，涉及嵌入式系统技术领域。该方法中主机板和串口板通过读写双口RAM中的数据实现对导航数据的正确接收。串口板负责接收同步脉冲和导航数据，负责判断同步脉冲是否可用以及导航数据是否超时，串口板通过双口RAM通知主机板应该使用哪组同步脉冲和导航数据，以及同步脉冲和导航数据的状态是否正常；主机板通过双口RAM解析并处理当前可用的同步脉冲和导航数据。这种方法采用两个处理器之间的协同工作，替代了原有一个处理器完成的工作，任务划分更为合理和清晰，降低了软件设计的复杂度，提高了系统可靠性。
- 微控制器、控制设备和机动车辆-201710228343.7
- A.奥厄;M.施赖贝尔 - 罗伯特·博世有限公司
- 2017-04-10 - 2022-10-14 - G06F13/32
- 本发明涉及微控制器、控制设备和机动车辆。本发明涉及微控制器，其特征在于如下特征：‑所述微控制器（10）包括内部总线（11）、多个被连接到所述总线（11）上的成员（12、13、14）和与所述总线（11）分开的信号线（15）；‑所述成员（12、13、14）包括至少一个总线主机和另一模块（13、14）；而且‑所述信号线（15）使所述总线主机与所述另一模块（13、14）连接，使得所述总线主机能够将中断请求（16、17）通过所述信号线（15）用信号通知所述另一模块（13、14）。
- 一种中断处理方法及装置-202210581298.4
- 郭建华;张飞 - 新华三技术有限公司合肥分公司
- 2022-05-26 - 2022-09-09 - G06F13/32
- 本申请提供一种中断处理方法及装置。该方法应用于转发设备中的多核CPU中的控制核，且包括：在接收到转发设备中的任一转发芯片发送的DMA中断请求时，通过PCIE通道向该转发芯片发送用于表征控制核已接收到DMA中断请求的DMA中断响应；查询多核CPU中的指定存储空间内存储的值为设定值的中断标志位，并唤醒多核CPU中的需要转发查询到的中断标志位对应的DMA转发队列中的业务报文的业务核转发对应的DMA转发队列中的业务报文，以由业务核在转发完对应的DMA转发队列中的业务报文后通过PCIE通道向该转发芯片发送转发完成消息。本申请可提高与DMA中断请求相关联的业务报文的转发效率。
- 用于启动显示装置的画面显示的方法和设备以及显示装置-202080002154.8
- 陆峥煜;温中志 - 京东方科技集团股份有限公司;高创(苏州)电子有限公司
- 2020-09-29 - 2022-07-15 - G06F13/32
- 一种用于启动显示装置(10)的画面显示的方法和设备以及显示装置(10)。显示装置(10)包括显示面板(120)，画面显示的方法包括：(S310)响应于接收到启动信号，接收用于图像显示的第一视频数据，并利用第一视频数据中的控制数据设置显示面板(120)的显示参数；以及(S320)向显示面板(120)传输用于显示标识的第二视频数据以便显示面板(120)显示。
- 辅助3D架构近存计算加速器系统的预存储DMA装置-202210145093.1
- 曹玥;杨建国;张文君 - 之江实验室
- 2022-02-17 - 2022-06-24 - G06F13/32
- 本发明公开了一种辅助3D架构近存计算加速器系统的预存储DMA装置，包括DMA控制器、记录模块与预测模块；本发明使用直接内存访问（Direct Memory Access）技术完成大量数据进行不同内存地址间搬运，以减少主机运行压力，进一步的，本发明提出一种可进行预存储的DMA装置结构，可完成对数据搬运模行为的记录与预测，并根据预测结果对数据进行预存储调度，减少因等待处理器指令造成的延时，提高数据搬运效率与系统性能。
- 波特率识别方法及装置-202010961160.8
- 王鹏程;袁俊;田志伟;陈光胜 - 上海东软载波微电子有限公司
- 2020-09-14 - 2022-04-15 - G06F13/32
- 本发明提供一种波特率识别方法及装置，本实施例提供的波特率识别方法，包括：当接收引脚电平变化时，通过外设互联功能，触发定时器，获取一帧数据中第一电平的第一电平脉宽的第一计数值C；根据第一计数值C，确定第一电平的脉宽时间；再确定最小脉宽时间；确定第一总线波特率以及第一电平的第一电平脉宽所占最小码元时间的个数；确定第一电平脉宽所占最小码元时间的个数与参考值之间的相对误差；将相对误差与第一阈值比较，根据比较结果的不同做对应的不同处理，最终得到正确的波特率。通过本公开实施例提供的波特率识别方法，能够实现对通信波特率的正确性验证，从而提高波特率的准确性和精确性。
- 用于DMA控制器的APB接口模块、DMA控制器和芯片-202010883091.3
- 颜军;黄仕林;颜志宇;龚永红;韩俊;何建东 - 珠海欧比特宇航科技股份有限公司
- 2020-08-28 - 2022-04-08 - G06F13/32
- 本发明公开一种用于DMA控制器的APB接口模块、DMA控制器和芯片，其中APB接口模块包括非安全APB从接口，用于对非安全状态的APB总线读写信号进行选通；安全APB从接口，用于对安全状态的APB总线读写信号进行选通；地址译码器，用于对APB总线上的地址信号进行译码，读写APB内存映射寄存器模块；以及所述APB内存映射寄存器模块，用于存储与DMA控制器相关的各种寄存器。本发明实施例可区分安全APB访问及非安全APB访问，对APB总线地址进行译码，并完成对APB内存映射寄存器模块的读写访问，达到配置、控制、调试DMA控制器的目的。
- 基于DMA和FIFO接收串口不定长数据的方法及装置-202111462861.8
- 胡斌;陈枫;宋江明;李沁贇;潘晓凤 - 浙江源创智控技术有限公司
- 2021-12-02 - 2022-03-25 - G06F13/32
- 本发明公开了一种基于DMA和FIFO接收串口不定长数据的方法及装置，针对现有串口数据接收方法中CPU占用率较高，空间利用率较低的问题，通过初始化串口，创建存储串口接收数据帧长度的变量rxLen及串口接收数据帧的是否有效标记frameValid，创建FIFO缓存队列并清空；初始化DMA，开启串口空闲中断及DMA传输完成中断，注册串口接收完成回调函数和DMA传输完成回调函数；CPU发起首次DMA请求后，等待串口接收完成中断触发或DMA传输完成中断触发，进行相应的中断处理。采用DMA配合FIFO接收数据，可根据接收帧的大小自动分配每个帧的缓冲区的大小，空间利用率极高；接收完整的一帧数据只需要进入两次中断，CPU占用率极低；在接收缓存多帧数据的过程中不需要CPU进行拷贝，CPU占用率低。
- 一种数据传输方法、装置、设备及计算机可读存储介质-202111425761.8
- 王朝辉;刘同强;满宏涛 - 山东云海国创云计算装备产业创新中心有限公司
- 2021-11-26 - 2022-03-08 - G06F13/32
- 本申请公开了一种数据传输方法，包括：设置LPC总线的读写类型为IO读写类型；在所述IO读写类型下，通过所述LPC总线向BMC发送第一数据；接收所述BMC通过所述LPC总线发送的第二数据；所述第一数据与所述第二数据包括索引与电平信号。该方法采用LPC总线传输电平信号，能够在实现上电交互、中断功能的同时，避免复杂的硬件引脚连线。本申请还公开了一种数据传输装置、设备以及计算机可读存储介质，均具有上述技术效果。
- 一种服务器及其排序设备-202111224154.5
- 王峰;张闯;任智新 - 苏州浪潮智能科技有限公司
- 2021-10-21 - 2022-02-18 - G06F13/32
- 本申请公开了一种服务器及其排序设备，包括：第一存储器，FPGA，FPGA包括：配置模块用于接收待排序数据的配置信息；数据移动模块用于搬运数据；状态模块用于记录状态信息；中断模块用于发送中断；第二存储器，排序模块，比较模块；调度模块，用于：从第一存储器中划分出连续的均为第一分组大小的N个地址空间以放置待排序数据；基于状态信息，按照双调排序算法完成对于待排序数据的排序；针对单个地址空间内部的数据排序时，基于排序模块进行该地址空间内部的数据的升或降序；针对不同地址空间的数据排序时，基于比较模块进行不同地址空间的数据排序。应用本申请的方案，通过FPGA，实现了方便、快速地进行大数据量的排序。
- 一种基于DMA的SPI并发通讯SE装置及方法-202111137786.8
- 伍延禄;李建波;段文杰 - 北京中电华大电子设计有限责任公司
- 2021-09-27 - 2022-01-04 - G06F13/32
- 本发明公开了一种基于DMA的SPI并发通讯SE装置及方法,属于通信技术领域。本发明通过：1)SPI接口模块增加接收通道与发送通道可开关机制，以及SPI接口模块引入自动发送转接收功能，以较低的设计成本与较好的兼容性，解决市面上常规DMA传输方法不能适应SPI总线特性(全双工与同步机制)的问题，同时很好的适应了SPI与其余接口并发通讯场景下的互相干扰问题；2)DMA模块增加外设请求传输停止信号，SPI接口模块增加接收与发送完成中断，同时给DMA模块发送高电平请求，强制接收或发送数据完成时停止DMA传输，以较小的设计代价解决了通过SPI接口传输时，主机MCU端与从机SE端收发数据长度不匹配时的异常问题，提高了SPI与其余接口并发通讯场景下的传输可靠性。
- 用于功能安全监控的双线SPI通信系统及方法-202010453451.6
- 杨晓盛;罗继涛;卢尚钰;李育 - 上海汽车变速器有限公司
- 2020-05-26 - 2021-11-30 - G06F13/32
- 一种用于功能安全监控的双线SPI通信系统，包括：通过CLK信号线和MTSR信号线连接的主模式SPI控制器、高压隔离芯片、电平转换电路和从模式SPI控制器，以及DMA控制器、Ram缓冲区、CRC控制器、中断控制器和定时器，其中：DMA控制器、Ram缓冲区和CRC控制器依次与从模式SPI控制器连接，从模式SPI控制器接收MTSR引脚期望数据位后产生Rx Dma请求并传递至DMA控制器，DMA控制器将Rx Dma请求传输至Ram缓冲区，CRC控制器计算Ram缓冲区中的CRC值并与期望值比较，中断控制器分别与从模式SPI控制器和DMA控制器连接，定时器与从模式SPI控制器的CS引脚连接。本发明采用两根SPI通信线不仅能够减少硬件布线量，简化隔离器选型以降低成本，还能实现数据同步、监测通信故障、完成数据拆解。
- 一种数据传输方法及系统-202110682683.3
- 李志;李正;贾学强 - 山东云海国创云计算装备产业创新中心有限公司
- 2021-06-20 - 2021-11-05 - G06F13/32
- 本发明公开了一种数据传输方法及系统，方法包括：获取缓存空间内的第一描述符指针和第二描述符指针并基于第一描述符指针和第二描述符指针判断缓存空间是否可用；若是缓存空间可用，则将待传输数据传输到缓存空间并生成描述符；基于待传输数据的数量和缓存空间的属性更新第一描述符指针；基于描述符读取待传输数据并更新第二描述符指针，并判断第二描述符指针是否等于第一描述符指针，若是等于，则数据传输结束。通过本发明的方案，能够对缓存空间循环利用，解决了DMA的块传输方式需要大块的缓存空间的问题，节省了缓存空间，实现了数据的快速传输。
- 一种提高数据交互速度的系统-202110820030.7
- 赵文宇;张霁莹 - 天津七所精密机电技术有限公司
- 2021-07-20 - 2021-11-05 - G06F13/32
- 本发明涉及一种提高数据交互速度的系统，通过在保持现有PCIE设备硬件技术状态不变的情况下，重新设计通道FPGA的逻辑，将硬件FIFO通道32KB固定长度改为最大32KB的可变长FIFO实现对于PCIE通道阶段的数据交互速度提高，并通过在通道FPGA及算法通道之间增加自定义并行总线实现EMIF总线阶段数据交互速度的提高。本发明提高了总线传输的速率，能够有效降低单包传输的时延，提高数据传输的带宽，大幅提升数据交互插传输性能。
- 数据传输方法、系统、处理器及DMA控制器-202110319768.5
- 刘坤;周晓磊;张弘;曲绍兴 - 浙江清华柔性电子技术研究院
- 2021-03-25 - 2021-07-02 - G06F13/32
- 本申请提出了一种数据传输方法、系统、处理器和DMA控制器，其中，方法包括：在缓冲区中充填满数据；将数据传输开启指令发送至DMA控制器，以使DMA控制器开始将缓冲区中的数据传输至设定位置；接收DMA控制器完成缓冲区的首端至中间端数据的传输时发送的半传输中断指令；根据半传输中断指令在缓冲区的首端至中间端充填数据；接收DMA控制器完成缓冲区的中间端至末端数据的传输时发送的完全传输中断指令；根据完全传输中断指令在缓冲区的中间端至末端充填数据。本申请的数据传输方法、系统、处理器和DMA控制器，在对数据传输时间要求严格的场合也能使用仅支持DMA单缓冲模式的处理器，降低对处理器硬件的性能要求，应用范围广泛。
- 一种电子设备及数据传输方法-202110391805.3
- 马嘉莉;吴斌;尉志伟;王雷 - 中国科学院微电子研究所
- 2021-04-13 - 2021-06-18 - G06F13/32
- 本发明公开一种电子设备及数据传输方法，涉及数据传输技术领域，用于在数据传输过程中，降低CPU的占用时间。所述电子设备，包括：主机单元、以太网MAC控制单元及DMA控制单元。在数据接收阶段，以太网MAC控制单元用于对接收到的物理层的数据进行解封装；DMA控制单元用于在确定主机单元创建的描述符链表的情况下，根据描述符链表中的接收参数，将解封装后的数据存储在所述主机单元。在数据发送阶段，DMA控制单元用于在确定主机单元创建的描述符链表的情况下，根据描述符链表中的发送参数，将主机单元存储的数据发送至以太网MAC控制单元；以太网MAC控制单元用于对获取到的数据进行封装，并将封装后的数据发送至物理层。数据传输方法应用上述电子设备。
- ZYNQ FPGA芯片及其数据处理方法、存储介质-201910533699.0
- 朱琳;韩布和;曲春雨;陈振;王天飞;张红光;喻友平 - 北京百度网讯科技有限公司
- 2019-06-19 - 2021-06-08 - G06F13/32
- 本发明提供一种ZYNQ FPGA芯片及其数据处理方法、存储介质，PS部分配置PL部分的PEA中PE的运算参数，并使能PE的计算启动；PEA根据PE的运算参数，确定读命令和写命令，以及写命令的个数，分别将读/写命令发送至DMA控制器的读/写命令接口；DMA控制器根据读命令，启动从外部存储设备读取数据流程，并将读取到的数据发送至PEA；PEA根据读取到的数据进行计算，将计算结果写回DMA控制器；DMA控制器将计算结果传输至外部存储设备，等待传输结束将每个写命令对应的结束标志信号发回PEA；PEA在接收到与写命令的个数相同数目的结束标志信号后，发送中断至PS部分，有效提高处理深度学习模型的整体性能。
- 一种数据交互的方法、系统、设备及介质-202110057604.X
- 王震 - 苏州浪潮智能科技有限公司
- 2021-01-15 - 2021-05-04 - G06F13/32
- 本发明公开了一种数据交互的方法、系统、设备和存储介质，方法包括：在控制设备与被控设备之间设置FPGA，并判断控制设备是否存在数据需要传输到对应的被控设备；响应于控制设备存在数据需要传输到对应的被控设备，向FPGA发送直接内存访问传输请求；响应于FPGA接收到直接内存访问传输请求，向对应的被控设备传输对应的数据并解析直接内存访问传输请求的片选信号和读/写使能信号；以及根据读/写使能信号确定操作指令，并根据片选信号将操作指令发送到对应的被控设备。本发明通过引入设定好的FPGA模块作为PCIe总线和低速设备的过渡，结合FPGA与PCIe技术解决了低速设备导致设备性能下降的问题。
- 基于ZYNQ的DMA数据传输方法-201911006278.9
- 王洋;崔艳松;王茂义;刘彬;袁梦云 - 北京华航无线电测量研究所
- 2019-10-22 - 2021-04-23 - G06F13/32
- 本发明提供了一种基于ZYNQ的DMA数据传输方法，解决了ZYNQ芯片内部FPGA与ARM之间的数据传输问题。首先对数据包长度校验；其次将经过数据包长度校验后的数据存储在接收fifo；然后FPGA根据AXI DMA核的配置模式，通过AXI4‑Stream总线发送接收fifo中的数据至内存DDR，完成流式接口到内存映射的转换；最后ARM读取内存DDR中的数据，至此，完成一次FPGA到ARM的数据流传输。本发明通过DMA传输机制在系统内实现了高性能的数据传输，满足了ZYNQ芯片内部FPGA与ARM之间对于大数据高速传输和处理的要求，极大提升了ARM处理器的数据处理能力。
- 专利分类
