[发明专利]沟槽刻蚀工艺方法有效
申请号: | 201610566544.3 | 申请日: | 2016-07-19 |
公开(公告)号: | CN106128994B | 公开(公告)日: | 2019-02-05 |
发明(设计)人: | 柯行飞 | 申请(专利权)人: | 上海华虹宏力半导体制造有限公司 |
主分类号: | H01L21/762 | 分类号: | H01L21/762 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 郭四华 |
地址: | 201203 上海市浦东*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种沟槽刻蚀工艺方法,包括如下步骤:步骤一、在半导体衬底表面形成第一外延层;步骤二、在第一外延层表面形成介质膜的图形,介质膜覆盖区域设置在沟槽的形成区域;步骤三、形成第二外延层;步骤四、采用光刻刻蚀工艺对第二外延层进行第一次刻蚀形成沟槽,第一次刻蚀以介质膜为刻蚀阻挡层;步骤五、去除介质膜。本发明能实现对沟槽深度的精确控制,保证晶圆片内不同位置、不同尺寸的沟槽具有相同的深度,能极大地提高工艺稳定性。 | ||
搜索关键词: | 沟槽 刻蚀 工艺 方法 | ||
【主权项】:
1.一种沟槽刻蚀工艺方法,其特征在于,包括如下步骤:步骤一、提供一半导体衬底,在所述半导体衬底表面形成第一外延层;步骤二、在所述第一外延层表面形成介质膜的图形,所述介质膜覆盖区域设置在沟槽的形成区域;步骤三、在形成有所述介质膜图形的所述第一外延层表面进行外延生长形成第二外延层;步骤四、采用光刻工艺在所述第二外延层表面定义出所述沟槽的形成区域并对所述沟槽的形成区域中的所述第二外延层进行第一次刻蚀形成所述沟槽,所述第一次刻蚀为各向异性刻蚀,以所述介质膜作为所述第一次刻蚀的阻挡层并使所述第一次刻蚀停止在所述介质膜上,同一所述半导体衬底上不同位置处的不同宽度或相同宽度的所述沟槽的深度都相同;步骤五、去除所述介质膜。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201610566544.3/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造