[发明专利]一种用于测量光子飞行时间的LFSR计数器

摘要

本发明公开了一种用于测量光子飞行时间的LFSR计数器，包括14个相同的双边沿C2MOS触发器，1个四输入的异或门XNOR和1个nmos置位开关。14个相同的双边沿C2MOS触发器C0～C13；nmos置位开关的源极是输入控制端口VS，nmos置位开关的栅极是输入控制端口VG，nmos置位开关的衬底与地VSS相连；nmos置位开关的漏极与双边沿C2MOS触发器C0的输入端D相连。本发明所用器件少，而且采用双边沿触发方式，既减小了电路面积，同时又降低了时钟频率。采用一个nmos置位开关，避免了对反馈网络组合逻辑的繁琐设计，使得反馈网络仅用一个四输入异或门实现，极大地减小了电路面积，同时避免了死循环现象的发生。

主权项

一种用于测量光子飞行时间的LFSR计数器，其特征在于，包括14个相同的双边沿C2MOS触发器，1个四输入的异或门XNOR和1个nmos置位开关；14个相同的双边沿C2MOS触发器分别记作双边沿C2MOS触发器C0、双边沿C2MOS触发器C1、双边沿C2MOS触发器C2、双边沿C2MOS触发器C3、双边沿C2MOS触发器C4、双边沿C2MOS触发器C5、双边沿C2MOS触发器C6、双边沿C2MOS触发器C7、双边沿C2MOS触发器C8、双边沿C2MOS触发器C9、双边沿C2MOS触发器C10、双边沿C2MOS触发器C11、双边沿C2MOS触发器C12和双边沿C2MOS触发器C13；所述nmos置位开关的源极是输入控制端口VS，所述nmos置位开关的栅极是输入控制端口VG，所述nmos置位开关的衬底与地VSS相连；所述nmos置位开关的漏极与所述双边沿C2MOS触发器C0的输入端D相连；所述双边沿C2MOS触发器C0的输出端Q与所述双边沿C2MOS触发器C1的输入端D相连，所述双边沿C2MOS触发器C1的输出端Q与所述双边沿C2MOS触发器C2的输入端D相连，所述双边沿C2MOS触发器C2的输出端Q与所述双边沿C2MOS触发器C3的输入端D相连，所述双边沿C2MOS触发器C3的输出端Q与所述双边沿C2MOS触发器C4的输入端D相连，所述双边沿C2MOS触发器C4的输出端Q与所述双边沿C2MOS触发器C5的输入端D相连，所述双边沿C2MOS触发器C5的输出端Q与所述双边沿C2MOS触发器C6的输入端D相连，所述双边沿C2MOS触发器C6的输出端Q与所述双边沿C2MOS触发器C7的输入端D相连，所述双边沿C2MOS触发器C7的输出端Q与所述双边沿C2MOS触发器C8的输入端D相连，所述双边沿C2MOS触发器C8的输出端Q与所述双边沿C2MOS触发器C9的输入端D相连，所述双边沿C2MOS触发器C9的输出端Q与所述双边沿C2MOS触发器C10的输入端D相连，所述双边沿C2MOS触发器C10的输出端Q与所述双边沿C2MOS触发器C11的输入端D相连，所述双边沿C2MOS触发器C11的输出端Q与所述双边沿C2MOS触发器C12的输入端D相连，所述双边沿C2MOS触发器C12的输出端Q与所述双边沿C2MOS触发器C13的输入端D相连；所述双边沿C2MOS触发器C13的输出端与所述异或门XNOR的输入端A相连，所述双边沿C2MOS触发器C12的输出端与所述异或门XNOR的输入端B相连，所述双边沿C2MOS触发器C10的输出端与所述异或门XNOR的输入端C相连，所述双边沿C2MOS触发器C8的输出端与所述异或门XNOR的输入端D相连；所述异或门XNOR的输出端Q与所述双边沿C2MOS触发器C0的输入端D相连；14个双边沿C2MOS触发器C0～C13的输入端CLK均相连在一起；14个双边沿C2MOS触发器C0～C13的输入端CLKN均相连在一起；每个双边沿C2MOS触发器的内部结构及各器件之间的连接关系如下：每个双边沿C2MOS触发器包括7个pmos管和7个nmos管，7个pmos管分别记作pmos管P1、pmos管P2、pmos管P3、pmos管P4、pmos管P5、pmos管P6和pmos管P7；7个nmos管分别记作nmos管N1、nmos管N2、nmos管N3、nmos管N4、nmos管N5、nmos管N6和nmos管N7；所述pmos管P1、pmos管P2和pmos管P6的源极均与VDD相连；所述nmos管N3、nmos管N4和nmos管N7的源极均与VSS相连；所述pmos管P1、pmos管P2、pmos管P3、pmos管P4、pmos管P6和pmos管P7的衬底均与VDD相连；所述nmos管N1、nmos管N2、nmos管N3、nmos管N4、nmos管N6和nmos管N7的衬底均与VSS相连；所述pmos管P1的漏极、所述pmos管P3的源极和所述pmos管P5的源极均相连，所述pmos管P2的漏极与所述pmos管P4的源极相连，所述pmos管P3的漏极与所述nmos管N1的漏极相连，所述pmos管P4的漏极与所述nmos管N2的漏极相连，所述nmos管N1的源极、所述nmos管N3的漏极和所述nmos管N5的源极均相连，所述nmos管N2的源极与所述nmos管N4的漏极相连；所述pmos管P5的衬底与其源极相连，所述pmos管P5的漏极与所述nmos管N5的漏极相连，所述nmos管N5的衬底与其源极相连；所述pmos管P6的漏极与所述pmos管P7的源极相连，所述pmos管P7的漏极与所述nmos管N6的漏极相连，所述nmos管N6的源极与所述nmos管N7的漏极相连；所述pmos管P3的漏极与所述pmos管P2的栅极、所述nmos管N4的栅极相连，所述pmos管P5的漏极与所述pmos管P6的栅极、所述nmos管N7的栅极相连，所述pmos管P4的漏极、所述nmos管N2的漏极、所述pmos管P7的漏极和所述nmos管N6的漏极均相连，所述pmos管P1的栅极和所述nmos管N3的栅极相连；所述pmos管P3、pmos管P7的栅极、所述nmos管N2、nmos管N5的栅极均相连；所述pmos管P4、pmos管P5的栅极、所述nmos管N1、nmos管N6的栅极均相连；所述异或门XNOR的内部结构及各器件之间的连接关系如下：所述异或门XNOR包括8个pmos管和8个nmos管，8个pmos管分别记作pmos管P11、pmos管P12、pmos管P13、pmos管P14、pmos管P15、pmos管P16、pmos管P17和pmos管P18，8个nmos管分别记作nmos管N11、nmos管N12、nmos管N13、nmos管N14、nmos管N15、nmos管N16、nmos管N17和nmos管N18；所述pmos管P11、P12、P13、P14的源极和所述pmos管P11～P18的衬底均与VDD相连，所述nmos管N14、N18的源极和所述nmos管N11～N18的衬底均与VSS相连；所述pmos管P11～P14的漏极与所述pmos管P15～P18的源极均相连，所述pmos管的P15～P18的漏极与所述nmos管N11、N15的漏极均相连；所述nmos管N11的源极与所述nmos管N12的漏极相连，所述nmos管N12的源极与所述nmos管N13的漏极相连，所述nmos管N13的源极与所述nmos管N14的漏极相连，所述nmos管N15的源极与所述nmos管N16的漏极相连，所述nmos管N16的源极与所述nmos管N17的漏极相连，所述nmos管N17的源极与所述nmos管N18的漏极相连；所述pmos管P11的栅极与所述nmos管N15的栅极相连，所述pmos管P12的栅极与所述nmos管N16的栅极相连，所述pmos管P13的栅极与所述nmos管N17的栅极相连，所述pmos管P14的栅极与所述nmos管N18的栅极相连，所述pmos管P15的栅极与所述nmos管N11的栅极相连，所述pmos管P16的栅极与所述nmos管N12的栅极相连，所述pmos管P17的栅极与所述nmos管N13的栅极相连，所述pmos管P18的栅极与所述nmos管N14的栅极相连。