[发明专利]SiGeC应力引入的直接带隙Ge沟道CMOS集成器件及其制备方法有效
申请号: | 201610487256.9 | 申请日: | 2016-06-28 |
公开(公告)号: | CN107546176B | 公开(公告)日: | 2019-12-31 |
发明(设计)人: | 蔡丽莹;宋建军;黄云霞;胡辉勇;宣荣喜;张鹤鸣 | 申请(专利权)人: | 西安电子科技大学 |
主分类号: | H01L21/8238 | 分类号: | H01L21/8238;H01L27/092 |
代理公司: | 61230 西安嘉思特知识产权代理事务所(普通合伙) | 代理人: | 刘长春 |
地址: | 710071 陕西省西安市*** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及一种SiGeC应力引入的直接带隙Ge沟道CMOS集成器件及其制备方法。该制备方法包括:选取单晶Si衬底;在第一温度下生长第一Ge层;在第二温度下生长第二Ge层;连续生长栅介质层和栅极层,选择性刻蚀工艺刻蚀栅介质层和栅极层形成栅极;在栅极表面形成栅极保护层;刻蚀第二Ge层在PMOS和NMOS栅极位置处形成Ge台阶;采用外延工艺在第二Ge层表面生长Si | ||
搜索关键词: | sigec 应力 引入 直接 ge 沟道 cmos 集成 器件 及其 制备 方法 | ||
【主权项】:
1.一种SiGeC应力引入的直接带隙Ge沟道CMOS集成器件的制备方法,其特征在于,包括:/nS101、选取单晶(001)Si衬底;/nS102、在275℃~325℃下在所述单晶Si衬底上外延生长厚度为50nm第一Ge层,以避免晶体质量损失;/nS103、在500℃~600℃下,在所述第一Ge层上生长厚度为900~950nm的第二Ge层;/nS104、在750℃~850℃下,在H
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安电子科技大学,未经西安电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201610487256.9/,转载请声明来源钻瓜专利网。
- 上一篇:衬底和方法
- 下一篇:直接带隙Ge沟道CMOS集成器件及其制备方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造