[发明专利]一种沟槽栅电荷存储型IGBT及其制造方法

摘要

本发明属于功率半导体器件技术领域，具体涉及沟槽栅电荷存储型绝缘栅双极型晶体管。本发明通过在器件沟槽内栅电极的底部和侧面引入厚的介质层，并减小栅电极的深度，从而减小了器件的栅极电容，特别是栅极‑集电极电容，提高器件的开关速度，降低器件的开关损耗，并避免了开启动态过程中的电流、电压振荡和EMI问题，同时，通过侧面厚介质层一侧浮空的p型基区不但减小了MOS沟道的密度，改善了短路安全工作区，而且进一步减小了空穴的抽取面积，提高了发射极端的载流子增强效应，进一步改善了整个N型漂移区的载流子浓度分布，提高了器件的性能和可靠性。

主权项

1.一种沟槽栅电荷存储型IGBT，包括从下至上依次层叠设置的集电极金属(12)、P型集电极区(11)、N型电场阻止层(10)和N型漂移区(9)；其特征在于，所述N型漂移区(9)中具有N+发射区(5)、P+发射区(6)、P型基区(71)、第一N型电荷存储层(8)、沟槽栅结构和第一浮空P型区(72)；所述第一浮空P型区(72)位于沟槽栅结构的一侧，所述N+发射区(5)、P+发射区(6)、P型基区(71)和第一N型电荷存储层(8)位于沟槽栅结构的另一侧；所述P型基区(71)位于第一N型电荷存储层(8)的上表面，所述N+发射区(5)和P+发射区(6)并列位于P型基区(71)的上表面，且N+发射区(5)位于靠近沟槽栅结构的一侧；所述第一浮空P型区(72)和沟槽栅结构的上表面具有第一介质层(2)；所述N+发射区(5)和P+发射区(6)的上表面具有发射极金属(1)；所述沟槽栅结构包括栅介质层(41)、第二介质层(42)、第三介质层(43)和栅电极(3)；所述栅电极(3)的深度大于P型基区(71)的结深；所述栅介质层(41)的一侧与栅电极(3)的一侧连接，栅介质层(41)的另一侧与N+发射区(5)、P型基区(71)和第一N型电荷存储层(8)的侧面连接；栅电极(3)的另一侧与第二介质层(42)的一侧连接，栅电极(3)的上表面与第一介质层(2)连接；第二介质层(42)的另一侧与第一浮空P型区(72)连接，第二介质层(42)的上表面与第一介质层(2)连接；第二介质层(42)、栅电极(3)、栅介质层(41)的下表面与第三介质层(43)的上表面连接；第三介质层(43)的深度大于第一N型电荷存储层(8)的结深，所述第二介质层(42)和第三介质层(43)的厚度均大于栅介质层(41)的厚度，所述栅电极(3)的深度小于第一N型电荷存储层(8)的结深，形成的所述栅电极(3)的深度大于p型基区(71)的结深0.1～0.2微米，形成的所述第一N型电荷存储层(8)的厚度为1～2微米；形成的沟槽结构的深度大于第一N型电荷存储层(8)的结深0.5～1微米，形成的所述栅介质层(41)的厚度小于120纳米，形成的所述第二介质层(42)的宽度为0.5～1微米，形成的所述第三介质层(43)的厚度为0.5～1微米。