[发明专利]除法运算装置及其运算方法有效
| 申请号： | 201610012732.1 | 申请日： | 2016-01-08 |
| 公开（公告）号： | CN106959840B | 公开（公告）日： | 2019-06-28 |
| 发明（设计）人： | 庄鸿璋;陈立明 | 申请（专利权）人： | 瑞昱半导体股份有限公司 |
| 主分类号： | G06F7/535 | 分类号： | G06F7/535 |
| 代理公司： | 隆天知识产权代理有限公司 72003 | 代理人： | 周滨;章侃铱 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种除法运算装置，包含：存储器、非零位元检测电路、映射计算电路、查找电路、补偿电路及乘法电路。存储器储存除数查找表，包含多个表项目。非零位元检测电路接收除数，以检测除数的最高非零位元数，以判断除数是否超出除数查找表的范围。映射计算电路在除数超出除数查找表的范围时，通过映射函数产生除数的映射值，映射值位于除数查找表的范围内。查找电路根据映射值查询除数查找表，以检索包含储存倒数值的对应表项目。补偿电路根据映射函数产生补偿值。乘法电路将被除数、储存倒数值以及补偿值相乘，以产生被除数以及除数的相除结果。 | ||
| 搜索关键词： | 除法 运算 装置 及其 方法 | ||
【主权项】：
1.一种除法运算装置，包含：一存储器，配置以储存一除数查找表，包含多个表项目；一非零位元检测电路，配置以接收一除数，以检测该除数的一最高非零位元数，以判断该除数是否超出该除数查找表的范围，并产生一判断结果；一映射计算电路，配置以在该除数超出该除数查找表的范围时，通过一映射函数产生该除数的一映射值，该映射值是位于该除数查找表的范围内；一查找电路，配置以接收该判断结果，并根据该判断结果于该除数及该映射值中选取一者来查询该除数查找表，以自所述多个表项目中检索一对应表项目，该对应表项目包含一储存倒数值；一补偿电路，配置以根据该映射函数产生一补偿值；以及一乘法电路，配置以将一被除数、该储存倒数值以及该补偿值相乘，以产生该被除数以及该除数的一相除结果。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞昱半导体股份有限公司，未经瑞昱半导体股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610012732.1/，转载请声明来源钻瓜专利网。
- 上一篇：一种人机交互装置及方法
- 下一篇：一种应用中功能的调用方法及装置
- 同类专利
- 除法器-201810145916.4
- 古进 - 北京忆芯科技有限公司
- 2018-02-12 - 2019-08-20 - G06F7/535
- 本申请提供一种除法器。本申请的除法器用于计算N进制数除以N‑1的余数，被除数AxAx‑1A…A1A0是x+1位的N进制数，Ax到A0各自是1位N进制数，Ax是被除数的最高位，A0是被除数的最低位，Ak是与Ak‑1相邻的高位，其中1≤k≤x，N、x与k是非零自然数，包括x+1个除法单元，除法单元DIVj的被除数输入端的低位耦合到Aj，高位耦合到除法单元DIVj+1输出的余数Ej+1，除法单元DIVj的输出的商作为所述除法器的商Dj，除法单元DIVj的输出的余数Ej耦合到除法单元DIVj‑1的被除数的高位，其中j为自然数且1≤j≤x‑1。
- 除法运算装置及其运算方法-201610012732.1
- 庄鸿璋;陈立明 - 瑞昱半导体股份有限公司
- 2016-01-08 - 2019-06-28 - G06F7/535
- 一种除法运算装置，包含：存储器、非零位元检测电路、映射计算电路、查找电路、补偿电路及乘法电路。存储器储存除数查找表，包含多个表项目。非零位元检测电路接收除数，以检测除数的最高非零位元数，以判断除数是否超出除数查找表的范围。映射计算电路在除数超出除数查找表的范围时，通过映射函数产生除数的映射值，映射值位于除数查找表的范围内。查找电路根据映射值查询除数查找表，以检索包含储存倒数值的对应表项目。补偿电路根据映射函数产生补偿值。乘法电路将被除数、储存倒数值以及补偿值相乘，以产生被除数以及除数的相除结果。
- 一种FPGA实现可变位宽除法的方法及装置-201910037788.6
- 温士魁 - 中科亿海微电子科技（苏州）有限公司
- 2019-01-16 - 2019-05-21 - G06F7/535
- 本公开提供了一种FPGA实现可变位宽除法的方法，包括：S1，将除数分解成n段，并调用基础位数除法单元，将分解的第一段除以被除数，得出第一段的第一商数和第一余数；S2，将所述第一余数与第二段除数组合，并且继续除以被除数，得出第二段的第二商数和第二余数；将此第二余数和第三段除数拼接，然后除以被除数，得出第三段的第三商数和第三余数；S3，重复上述过程，直至得到第n商数和第n余数，所述第n余数即为可变位宽除法所求的余数，第一商数至第n商数的n段商的拼接即为可变位宽除法所求的商数，运算结束。本公开FPGA实现可变位宽除法的方法能够实现任意位宽的除法运算，并且比传统方法移位除法速度提大幅高。
- 一种应用于直升机吊挂负载摆动角镇定的时变除法方法-201610226817.X
- 张雨浓;肖辉楠;丁亚琼;王金金;陈佩 - 广东顺德中山大学卡内基梅隆大学国际联合研究院;中山大学
- 2016-04-12 - 2019-01-22 - G06F7/535
- 本发明提供了一种应用于直升机吊挂负载摆动角镇定的时变除法方法，包括如下步骤：1）给出直升机吊挂简化模型的动力学方程，并采集相关参数；2）结合步骤1中的动力学方程，建立直升机吊挂负载摆动角镇定控制的数学模型，提出时变除法问题；3）对于步骤2中的时变除法问题，设计求解器并实时求解。本发明提供了一种应用于直升机吊挂负载摆动角镇定的时变除法方法，求解器简单明了且在处理除以零问题上完全避免了传统静态除法除以零时出现的奇异状态。
- 一种基于FPGA的数据流除法运行装置及方法-201610768508.5
- 查迎弟;苏岚;张磊;官银莹;姜琳峰 - 武汉虹信通信技术有限责任公司
- 2016-08-30 - 2019-01-04 - G06F7/535
- 本发明提出了一种基于FPGA的数据流除法运行装置及方法，输入为i个位宽长度为A的数据流a0，a1，…，ai‑1，i个位宽长度为B的数据流b0，b1，…，bi‑1，输出为i个位宽长度为C的数据流c0，c1，…，ci‑1，实现包括取绝对值、扩展位宽、比特位分组、比特位判断、有效输出。其中，取绝对值是求取数据流b0，b1，…，bi‑1的绝对值，然后扩展数据流的当前数据位宽；将扩展位宽后的数据流当前数据按照比特位分组；判断分组后的比特位对应值是否是有效值；从分好的组里面选择有效的数据输出。本发明设计简单，不仅实现时间短，占用资源少，具有很强的通用性。
- 余数计算电路、除法单元及除法器-201820254329.4
- 古进 - 北京忆芯科技有限公司
- 2018-02-12 - 2018-11-20 - G06F7/535
- 本实用新型提供一种余数计算电路、除法单元及除法器。本实用新型的除法器用于计算N进制数除以N‑1的余数，被除数AxAx‑1A…A1A0是x+1位的N进制数，Ax到A0各自是1位N进制数，Ax是被除数的最高位，A0是被除数的最低位，Ak是与Ak‑1相邻的高位，其中1≤k≤x，N、x与k是非零自然数，包括x+1个除法单元，除法单元DIVj的被除数输入端的低位耦合到Aj，高位耦合到除法单元DIVj+1输出的余数Ej+1，除法单元DIVj的输出的商作为所述除法器的商Dj，除法单元DIVj的输出的余数Ej耦合到除法单元DIVj‑1的被除数的高位，其中j为自然数且1≤j≤x‑1。
- 一种用于密立根油滴实验的数据处理方法-201810428967.8
- 潘琦;李亮峰 - 南京航空航天大学
- 2018-05-08 - 2018-10-02 - G06F7/535
- 本发明公开一种用于密立根油滴实验的数据处理方法，包括如下步骤：S1：确定每一个油滴的带电量；S2：确定油滴最小带电量；S3：将油滴最小带电量除以当前的试商因子k；S4：将每一个油滴的带电量除以当前的约数值；S5：将与每一油滴对应的当前的原始商值进行取整处理；S6：将每一个油滴的带电量除以与该油滴对应的当前的整数商值；S7：计算与所有油滴对应的当前的元电荷电量的方差；S8：判断与所有油滴对应的当前的元电荷电量的方差是否小于预先设定的方差值；如果是，继续后续步骤S9；如果否，试商因子k递增1，返回所述步骤S3；S9：计算与所有油滴对应的当前的元电荷电量的平均值。所述方法采用正向求解的循环试商法来处理实验数据。
- 浮点除法器以及浮点除法器操作方法-201610459035.0
- 陈静;张稚 - 上海兆芯集成电路有限公司
- 2016-06-22 - 2018-09-14 - G06F7/535
- 一种浮点除法器，除了根据第一部分余数、除数以及第一商值产生第二部分余数，还根据该第二部分余数、该除数以及多个第二商值待测值产生多个第三部分余数候选。第一商值表格经查询，除了供应对应该第二部分余数以及该除数的第二商值，还供应对应所述第三部分余数候选以及该除数的多个第三商值候选。第一多工器自所述第三商值候选中选择对应该第二商值者作为第三商值。该第三商值用作下一轮运算的结合商值的部分位、或是用作当轮的结合商值的部分位但还用于预测下一轮运算所需内容。
- 求两个输入电压间比例值的装置-201610000413.9
- 凌云;袁川来;肖伸平;王兵;陈刚;唐文妍;周维龙 - 湖南工业大学
- 2016-01-04 - 2018-06-26 - G06F7/535
- 本发明公开了一种求两个输入电压间比例值的装置，由比例值计算单元、模拟结果输出单元和输入电压排序单元组成，其核心是并行A/D转换器与并行D/A转换器，用于计算两个输入电压间的比例值并同时输出数字信号形式的比例值结果与模拟信号形式的比例值结果，以及以开关量形式输出的两个输入电压之间的大小比较结果。所述装置用于对比例值计算速度要求不高，且两个输入电压变化较平缓的场合。
- 求两个输入电压间比例值的电路-201610000412.4
- 凌云;曾红兵;王兵;郭艳杰;文定都;唐文妍;彭杲 - 湖南工业大学
- 2016-01-04 - 2018-06-26 - G06F7/535
- 本发明公开了一种求两个输入电压间比例值的电路，由比例值计算单元、模拟结果输出单元和四象限调整及排序单元组成，其核心是并行A/D转换器与并行D/A转换器，用于计算两个双极性输入电压间的比例值并同时输出数字信号形式的比例值结果与模拟信号形式的比例值结果，以及以开关量形式输出的两个输入电压之间的大小比较结果和比例值符号。所述装置用于对比例值计算速度要求不高，且两个输入电压变化较平缓的场合。
- 一种除法器及除法运算方法-201610435062.4
- 张科峰;王龚志 - 武汉芯泰科技有限公司
- 2016-06-16 - 2018-06-26 - G06F7/535
- 本发明公开了一种除法器及除法运算方法，属于数字信号处理电路技术领域，所述除法器采用基数N算法，N为2i且i为大于等于3的正整数，初始被除数和初始除数的商大于等于‑N小于等于N；所述除法器包括：符号位确定单元(1)，用于判定初始被除数与初始除数的商值结果的符号位；除数倍数计算单元(2)，用于计算非零初始除数的数值位的P倍，以获得第P个除数倍数值；令P依次在区间1～N内取整数值，以获得N个除数倍数值；迭代计算单元(3)，用于对所述初始被除数的数值位和所述N个除数倍数值进行K次迭代计算，以获得完整商值结果。实现了在除法器迭代计算时灵活地选择每次产生的商的位数，在快速运算的同时不占用过多的硬件面积。
- 一种四象限模拟除法器-201720434413.X
- 行鸿彦;韩杰 - 南京信息工程大学
- 2017-04-24 - 2017-12-05 - G06F7/535
- 本实用新型涉及一种四象限模拟除法器，电子技术领域，该除法器包括第一绝对值电路、第二绝对值电路第一模拟除法器电路、第二模拟除法器电路、第三模拟除法器电路、第一四象限模拟乘法器电路和第二四象限模拟乘法器电路，将模拟量作为绝对值电路的输入信号，绝对值电路的输出信号作为模拟除法器电路的输入信号，将模拟除法器电路的输出信号作为四象限模拟乘法器电路的输入信号，最终可以得到两个输入信号相除的结果，即所设计四象限模拟除法的最终输出信号。
- 一种基于试商法的流水线处理器中除法器设计方法-201710548396.7
- 张瑜;胡威;李春强;张鸿;刘小明;张凯;王悦;唐玉馨 - 武汉科技大学
- 2017-07-06 - 2017-12-01 - G06F7/535
- 本发明公开了一种基于试商法的流水线处理器中除法器设计方法，通过对FPGA流水线处理器中除法器运用高位试商法原理，同时结合除法器的四个执行阶段，以提高处理器性能。本方法实现了提高除法器运算速度，降低了电路设计复杂度。
- 一种双精度浮点数除法器的设计方法及除法器-201410036165.4
- 郭炜;崔鲁平;李光赫;魏继增 - 天津大学
- 2014-01-24 - 2017-05-03 - G06F7/535
- 一种双精度浮点数除法器的设计方法及除法器。方法有第一阶段，采用最小最大二次多项式逼近算法计算倒数函数1/X的种子值Rf，基中，X为除数的53位尾数部分；第二阶段，基于硬件复用方法的两次Goldschmidt迭代，得到最终精确的结果。除法器，包括有用于计算倒数函数1/X的种子值Rf的第一部分和与所述的第一部分的输出相连的用于计算最终精确结果的第二部分。本发明是一种高性能、地面积开销的除法器，通过硬件复用方法，在性能减低很小的情况下可或者很大的面积优势，尤其适用于对面积要求严格的嵌入式微处理器领域。
- 一种不恢复余数的除法器-201310343999.5
- 林玻;肖偌舟;王东琳;王惠娟;张志伟 - 中国科学院自动化研究所
- 2013-08-08 - 2017-04-12 - G06F7/535
- 本发明公开了一种不恢复余数的除法器，其包括数据预处理模块，其用于对外部输入数据做预处理，并输出值数据运算模块；数据运算模块，其用于根据外部输入数据做不恢复余数除法中的加减迭代运算，得到部分余数结果和部分商结果，并在余数修正阶段与商修正阶段对所述部分余数结果和部分商结果进行修正，然后输出余数结果、修正后的余数结果、商结果和修整后的商结果；数据输出模块，其用于根据控制模块输出的控制信号选择余数结果与修正后的余数结果之一和商结果与修正后的商结果之一输出；控制模块，其用于输出控制信号，以控制其他模块进行相应的数据处理和数据输出。
- 除法器、用于提供输出信号的方法和边沿跟踪器-201310229582.6
- O.豪克 - 英特尔德国有限责任公司
- 2013-06-09 - 2017-04-12 - G06F7/535
- 公开了除法器、用于提供输出信号的方法和边沿跟踪器。公开了一种用于通过将基准信号的基准频率除以除法器值来提供具有输出频率的输出信号的除法器。该除法器至少包括第一除法器元件，其被配置成提供具有第一除法器输出信号频率的第一除法器输出信号，和最后一个除法器元件，其被配置成提供具有最后一个除法器输出信号的最后一个除法器输出信号，所述第一除法器输出信号频率是基准频率的一半，并且所述最后一个除法器输出信号频率是前一除法器输出信号频率的一半。此外，除法器包括用于提供输出信号的输出信号提供器。
- 一种求两个输入电压间比例值的装置-201620000650.0
- 孔玲爽;凌云;王兵;聂辉;周维龙 - 湖南工业大学
- 2016-01-04 - 2016-06-22 - G06F7/535
- 本实用新型公开了一种求两个输入电压间比例值的装置，由比例值计算单元、模拟结果输出单元组成，其核心是并行A/D转换器与并行D/A转换器，用于计算输入的分子电压和分母电压之间的比例值，并同时输出数字信号形式的比例值结果与模拟信号形式的比例值结果。所述装置用于对比例值计算速度要求不高，且两个输入电压变化较平缓的场合。
- 一种求两个输入电压间比例值的电路-201620004278.0
- 周维龙;凌云;肖伸平;文定都;唐文妍;王兵 - 湖南工业大学
- 2016-01-04 - 2016-06-22 - G06F7/535
- 本实用新型公开了一种求两个输入电压间比例值的电路，由比例值计算单元、模拟结果输出单元组成，其核心是并行A/D转换器与并行D/A转换器，用于计算输入的分子电压和分母电压之间的比例值，并同时输出数字信号形式的比例值结果与模拟信号形式的比例值结果。所述电路用于对比例值计算速度要求不高，且两个输入电压变化较平缓的场合。
- 基于FPGA进行除法操作的方法及装置-201310719231.3
- 刘晓沐;张兴明 - 浙江大华技术股份有限公司
- 2013-12-23 - 2015-06-24 - G06F7/535
- 本发明公开了一种基于FPGA进行除法操作的方法及装置，以减少资源消耗，并扩大进行除法运算的数值计算范围。本发明中获取进行除法操作中作为除数的第一数据项；判断所述第一数据项是否与预设的、包含有设定数据项倒数的存储表中的数据项相同；若是，则直接调用所述存储表中与所述第一数据项相同的数据项的倒数，得到所述第一数据项的倒数；若否，则将所述第一数据项进行移位运算，得到能够在所述存储表中查找到的第二数据项，并根据所述第二数据项确定所述第一数据项的倒数；将所述第一数据项的倒数与进行除法操作中作为被除数的数据项相乘，完成除法操作。通过本发明能够减少资源消耗，并扩大进行除法运算的数值计算范围。
- 浮点数除法运算控制器-201520022080.0
- 李增生;党学立;赵宣铭 - 榆林学院
- 2015-01-13 - 2015-05-20 - G06F7/535
- 一种浮点数除法运算控制器，它具有：对整机进行控制的FPGA电路；PCI电路，该电路与FPGA电路相连；Flash电路，该电路与FPGA电路相连；存储电路，该电路与FPGA电路相连；本实用新型采用PCI协议、DMA方式传输，节省运算时间，浮点数的一切运算采用硬件实现，硬件电路可配置、调试方便、具有电路简单、使用方便可推广使用。
- 用于高效浮点计算的运算-201280075418.8
- 埃里克·詹姆斯·普隆迪克;戴维·J·霍伊尔;斯瓦米纳坦·巴拉苏布拉马尼安 - 高通股份有限公司
- 2012-10-30 - 2015-05-06 - G06F7/535
- 本发明提供用于有效地处置浮点运算中的有问题的拐点情况而不引发旗标或异常的系统及方法。检测将在例如除法或平方根计算等浮点计算中产生有问题的拐点情况的一或多个浮点数。应用定点化运算以修改所述计算以便避免所述有问题的拐点情况。接着执行所述经修改的计算，同时在中间阶段期间抑制错误旗标。
- 利用浮点架构的定点除法电路-201410007454.1
- P·S·威尔金斯 - 美国亚德诺半导体公司
- 2014-01-08 - 2014-07-09 - G06F7/535
- 本发明涉及利用浮点架构的定点除法电路。提供一种用于将两个二进制数相除的系统、方法和计算机程序产品。除法器使用浮点归一化架构来实施定点除法函数以产生最接近的初始商近似值。除法器通过将每个数缩放必需的二倍而将输入被除数和除数归一化到范围[0.5,1.0)。向除法器核心提交归一化的输入，所述除法器核心可以被优化用于将此类有限的范围的输入相除。然后，将除法器核心输出重新缩放适当的二倍、适当地带符号，并且加载到饱和寄存器中以便以各种格式输出。除法器核心以递减的有效值顺序逐步输出商位直到达到预定的精度等级，通常比完整的商中更少的位，以便更快的输出。一个实施方案在一个时钟周期内生成六个最高有效商位。
- 并行除法算法及并行除法计算器-201210365716.2
- 任光前 - 任光前
- 2012-09-27 - 2014-04-02 - G06F7/535
- 本发明是涉及一种利用多个处理器实现并行除法的算法与装置，是把传统只能一人计算的除法，变成可以任意多人同时并行计算的算法与装置。独创点是，发明出了可以并行计算出任何一步余数的新方法：计算A除以B第K步的余数，用A乘10的K次幂模B的方法来并行计算出余数。用该方法，可以把计算A/B的N位商，巧妙的变化成同时计算A/B，A1/B，A2/B，...A(m-1)/B，的N/m+1位商，m为该计算机核的个数。这样m个核就能同时用任何一种除法的计算方法来并行计算Ai/B的N/m+1位商，最后把各核计算结果合并，就得到A/B的N位商。需要特别说明的是，由于该算法的这个m可以任意大，因此该算法也能用于可以同时做数百万次并行计算的量子计算机。
- 一种高效率高精度除法实现方法及装置-201210288609.4
- 刘若堃;王清;桂竟晶 - 重庆重邮信科通信技术有限公司
- 2012-08-14 - 2014-02-19 - G06F7/535
- 本发明实施例提供了一种高精度除法运算方法，包括设定系统有效位宽度l，从符号位开始从高位到低位搜索无符号除数x有效位的起始位位置Ps，获得无符号除数x的有效位长度，将无符号除数x分解为包含高l bit有效位的a和包含剩余有效bit位的b，变换无符号除数的倒数
对a进行归一化处理，查询预存的倒数表，进行回归处理，获得
的值；进而获得
的值；还提供了一种高精度除法运算装置；本发明通过设定预存的倒数表或/和等式扩展的方式提高商的精度，适用于精度要求较高的场景，也适用于运算速率高且精度误差控制在一定范围内的场景，不但避免了现有技术除法运算中多次移位运算与减法操作，而且避免了插值拟合带来的误差过大现象。
- 用纯组合电路实现除法计算的电路-201110424923.6
- 王吉健 - 上海华虹集成电路有限责任公司
- 2011-12-16 - 2013-06-19 - G06F7/535
- 本发明公开了一种用纯组合电路实现除法计算的电路，把a/b，先分解为a×1/b。1/b是通过归一化模块先归一化b到0～1之间，记结果为b’；然后用分段一次函数模块来计算1/b’，这个分段一次函数模块分段拟合了y＝1/x，0＜x≤1。加法模块把分段一次函数模块计算出的结果加上存在查找表模块中的拟合函数与实际y＝1/x的误差，就得到了较准确的1/b’。由乘法模块将1/b’乘上被除数a；右移位模块将b右移到与b’相同的位数，就得到了a/b的结果g。本发明在实现除法算法时，能够降低所要求的时钟频率。
- 一种基于除数映射的Goldschmidt除法实现方法-201310019685.X
- 陈禾;闫雯;于文月;谢宜壮;曾涛;龙腾 - 北京理工大学
- 2013-01-18 - 2013-05-08 - G06F7/535
- 本发明公开了一种基于除数映射的Goldschmidt除法实现方法，首先，把浮点形式的被除数Nf和除数Df规格化为f×2e的形式，规格化后的被除数和除数记为N和D；根据给定的最小相对误差E以及迭代次数M求出分界值p；若规格化后的除数D落在[1,p]区间内，则直接进行M次迭代；如果除数D落在[p,2)区间内，则将D映射到[1,p]区间内，然后，再进行M次迭代。迭代时，初始值F0=2-D0。M次迭代得到f部分的相除结果，最后将f部分的相除结果与2e部分的相减组合起来，得到最终的除法运算结果。该方法不需要初始估计值，从而能够节省大量的存储资源。
- 除法器逻辑电路-201120494004.1
- 杨修 - 四川和芯微电子股份有限公司
- 2011-12-02 - 2013-02-06 - G06F7/535
- 一种除法器逻辑电路，用于求得被除数M与除数N的商S，其包括一输入商S的估计值
的第一常数输入端、一第一加法器、一输入定值M-N*的第二常数输入端、一输入底数
-N的底数输入端、至少一整数次乘方器、一右移移位寄存器、一第二加法器及一乘法器，
为最接近N的标准幂值，
=2
，整数次乘方器确定以
-N为底数，以i-1为指数的定值，h、i为自然数，右移移位寄存器将整数次乘方器确定的定值做右移h*i位的移位处理后传至第二加法器，乘法器将第二加法器传送的数值与第二常数输入端输入的定值相乘，第一加法器将第一常数输入端输入的定值与乘法器传送的数值相加后输出商S。本实用新型精度较高。
- 除法方法及除法装置-201110036326.6
- 洪硕钧 - 慧荣科技股份有限公司
- 2011-02-11 - 2012-08-15 - G06F7/535
- 本发明提供一种除法装置。除法装置包含有除频电路与去噪声电路，除频电路用以接收第一频率讯号并产生对应于第一频率讯号的除频后讯号，而去噪声电路耦接至除频电路，并用以接收第二频率讯号与除频后讯号，并参考第二频率讯号与除频后讯号，降低除频后讯号的噪声，以产生去噪声除频后讯号。第一、第二频率讯号可为相同的频率讯号或不同的频率讯号。依据本发明所实现的电流型逻辑的电路架构可操作在高速/高频环境中且能够有效降低讯号中的噪声抖动。
- 除法器逻辑电路及实现除法器逻辑电路的方法-201110394378.0
- 杨修 - 四川和芯微电子股份有限公司
- 2011-12-02 - 2012-06-20 - G06F7/535
- 一种除法器逻辑电路，用于求得被除数M与除数N的商S，其包括一输入商S的估计值
的第一常数输入端、一第一加法器、一输入定值M-N*
的第二常数输入端、一输入底数
-N的底数输入端、至少一整数次乘方器、一右移移位寄存器、一第二加法器及一乘法器，
为最接近N的标准幂值，
=2
，整数次乘方器确定以
-N为底数，以i-1为指数的定值，h、i为自然数，右移移位寄存器将整数次乘方器确定的定值做右移h*i位的移位处理后传至第二加法器，乘法器将第二加法器传送的数值与第二常数输入端输入的定值相乘，第一加法器将第一常数输入端输入的定值与乘法器传送的数值相加后输出商S。本发明还提供实现除法器逻辑电路的方法。本发明精度较高。
- 基于资源复用的微处理器运算系统的硬件除法单元-201110289005.7
- 孟建熠;梁静;吕冬明;刘兵 - 杭州中天微系统有限公司
- 2011-09-26 - 2012-02-22 - G06F7/535
- 一种基于资源复用的低成本硬件除法单元，包括状态控制逻辑模块，用于接收外部输入、操作数和运算中间结果，并根据外部输入、操作数、运算中间结果和除法单元当前所处状态决定除法单元的下一状态，产生相应的对除法单元其他逻辑的控制信号；操作数准备逻辑模块，用于接收被除数、除数和除法运算各个状态的运算中间结果，为下一状态的运算准备操作数；资源复用接口，用于根据除法单元所处状态复用处理器运算系统中已有的硬件单元，实现该状态所需的操作；加法器，用于根据除法单元所处状态完成取绝对值运算和减法运算；寄存器，用于为除法各个状态保存运算中间结果和操作数。本发明在实现硬件除法的基础上，利用资源复用，降低成本。
- 专利分类
