[实用新型]零温度系数电流源

摘要

本实用新型公开了一种零温度系数电流源。零温度系数电流源包括第一电阻、第一NPN管、第二NPN管、第二电阻、第三NPN管、第三电阻、第四NPN管、第一PMOS管、第二PMOS管、第四电阻、第五电阻、第五NPN管、第六电阻、第六NPN管、第七电阻、第七NPN管、第三PMOS管、第四PMOS管、第一运算放大器、第八NPN管、第八电阻、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第一NMOS管、第二NMOS管和第九电阻。利用本实用新型提供的零温度系数电流源可以输出不受温度影响的电流。

主权项

零温度系数电流源，其特征在于：包括第一电阻、第一NPN管、第二NPN管、第二电阻、第三NPN管、第三电阻、第四NPN管、第一PMOS管、第二PMOS管、第四电阻、第五电阻、第五NPN管、第六电阻、第六NPN管、第七电阻、第七NPN管、第三PMOS管、第四PMOS管、第一运算放大器、第八NPN管、第八电阻、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第一NMOS管、第二NMOS管和第九电阻；所述第一电阻的一端接电源电压VCC，另一端接所述第一NPN管的基极和集电极和所述第三NPN管的基极和所述第四NPN管的基极；所述第一NPN管的基极和集电极接在一起再接所述第一电阻的一端和所述第三NPN管的基极和所述第四NPN管的基极，发射极接所述第二NPN管的基极和集电极；所述第二NPN管的基极和集电极接在一起再接所述第一NPN管的发射极，发射极接地；所述第二电阻的一端接电源电压VCC，另一端接所述第三NPN管的集电极；所述第三NPN管的基极接第一电阻的一端和所述第一NPN管的基极和集电极和所述第四NPN管的基极，集电极接所述第二电阻的一端，发射极接所述第四电阻的一端和所述第二PMOS管的漏极；所述第三电阻的一端接电源电压VCC，另一端接所述第四NPN管的集电极；所述第四NPN管的基极接所述第一电阻的一端和所述第一NPN管的基极和集电极和所述第三NPN管的基极，集电极接所述第三电阻的一端，发射极接所述第九PMOS管的漏极和所述第一NMOS管的栅极和所述第二NMOS管的栅极和漏极；所述第一PMOS管的栅极和漏极接在一起再接所述第二PMOS管的源极和所述第四PMOS管的栅极，源极接电源电压VCC；所述第二PMOS管的栅极接所述第三PMOS管的栅极和漏极和所述第七NPN管的集电极，漏极接所述第三NPN管的发射极和所述第四电阻的一端，源极接所述第一PMOS管的栅极和漏极和所述第四PMOS管的栅极；所述第四电阻的一端接所述第三NPN管的发射极和所述第二PMOS管的漏极，另一端接所述第五电阻的一端和所述第六电阻的一端和所述第一运算放大器的正输入端；所述第五电阻的一端接所述第四电阻的一端和所述第六电阻的一端和所述第一运算放大器的正输入端，另一端接所述第五NPN管的基极和集电极和所述第六NPN管的基极；所述第五NPN管的基极和集电极接在一起再接所述第五电阻的一端和所述第六NPN管的基极，发射极接地；所述第六电阻的一端接所述第四电阻的一端和所述第五电阻的一端和所述第一运算放大器的正输入端，另一端接所述第六NPN管的集电极和所述第七NPN管的基极；所述第六NPN管的基极接所述第五电阻的一端和所述第五NPN管的基极和集电极，集电极接所述第六电阻的一端和所述第七NPN管的基极，发射极接所述第七电阻的一端；所述第七电阻的一端接所述第六NPN管的发射极，另一端接地；所述第七NPN管的基极接所述第六电阻的一端和所述第六NPN管的集电极，集电极接所述第二PMOS管的栅极和所述第三PMOS管的栅极和漏极，发射极接地；所述第三PMOS管的栅极和漏极接在一起再接所述第二PMOS管的栅极和所述第七NPN管的集电极，源极接所述第四PMOS管的漏极；所述第四PMOS管的栅极接所述第二PMOS管的源极和所述第一PMOS管的栅极和漏极，漏极接所述第三PMOS管的源极，源极接电源电压VCC；所述第一运算放大器的正输入端接所述第四电阻的一端和所述第五电阻的一端和所述第六电阻的一端，负输入端接所述第五PMOS管的栅极和漏极和所述第六PMOS管的栅极，输出端接所述第八NPN管的基极；所述第八NPN管的基极接所述第一运算放大器的输出端，集电极接所述第一运算放大器的负输入端和所述第五PMOS管的栅极和漏极和所述第六PMOS管的栅极，发射极接所述第八电阻的一端；所述第八电阻的一端接所述第八NPN管的发射极，另一端接地；所述第五PMOS管的栅极和漏极接在一起再接所述第一运算放大器的负输入端和所述第八NPN管的集电极和所述第六PMOS管的栅极，源极接电源电压VCC；所述第六PMOS管的栅极接所述第五PMOS管的栅极和漏极和所述第一运算放大器的负输入端和所述第八NPN管的集电极，漏极作为电流输出端IO1，源极接电源电压VCC；所述第七PMOS管的栅极接所述第八PMOS管的栅极和漏极和所述第九PMOS管的栅极和所述第一NMOS管的漏极，漏极作为电流输出端IO2，源极接电源电压VCC；所述第八PMOS管的栅极和漏极接在一起再接所述第七PMOS管的栅极和所述第九PMOS管的栅极和所述第一NMOS管的漏极，源极接电源电压VCC；所述第九PMOS管的栅极接所述第七PMOS管的栅极和所述第八PMOS管的栅极和漏极和所述第一NMOS管的漏极，漏极接所述第四NPN管的发射极和所述第一NMOS管的栅极和所述第二NMOS管的栅极和漏极，源极接电源电压VCC；所述第一NMOS管的栅极接所述第四NPN管的发射极和所述第九PMOS管的漏极和所述第二NMOS管的栅极和漏极，漏极接所述第七PMOS管的栅极和所述第八PMOS管的栅极和漏极和所述第九PMOS管的栅极，源极接所述第九电阻的一端；所述第二NMOS管的栅极和漏极接在一起再接所述第一NMOS管的栅极和所述第四NPN管的发射极和所述第九PMOS管的漏极，源极接地；所述第九电阻的一端接所述第一NMOS管的源极，另一端接地。