“季惠才”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果36个，建议您升级VIP下载更多相关专利

[发明专利]一种OTP的冗余纠错结构-CN202010356064.0有效
发明人：梁思思;任凤霞;万书芹;叶明远;蒋颖丹;季惠才;薛颜 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2020-04-29 - 公布日： 2023-08-01 - 主分类号： G11C29/00 文献下载
摘要：本发明公开了一种OTP的冗余纠错结构，包括冗余存储阵列、地址译码模块和逻辑控制模块。冗余存储阵列分为存储已损坏存储单元地址的A空间和用于替换已损坏存储单元的B空间；地址译码模块用于将输入地址A8:0译码；逻辑控制模块用于比较输入地址和存储于A空间中的已损坏存储单元的地址，产生控制信号控制主存储阵列中出现损坏存储单元情况下的存储器读操作。本发明的冗余纠错结构，由于存储阵列出错率低，且有针对性的增加冗余存储空间，大大减少了芯片面积的浪费；直接替换已损坏存储单元，不用逻辑判决，可纠正所有存储数据类型的错误；利用寄存器实现冗余纠错，纠错速度快，效率高。
一种 otp 冗余纠错结构

[发明专利]一种RTL模型自动生成方法-CN201911242091.9有效
发明人：邵杰;万书芹;任凤霞;季惠才;王栋 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2019-12-06 - 公布日： 2022-09-06 - 主分类号： G06F30/3308 文献下载
摘要：本发明公开一种RTL模型自动生成方法，属于数字滤波器技术领域。读取滤波器浮点系数和配置信息，实现滤波器浮点系数的归一化检查、滤波器浮点系数定点化和定点化系数归一化检查；根据定点化系数和配置信息，分析并打印4路并行流水线结构RTL模型，同时计算RTL模型和理论模型之间的误差；抓取RTL源代码，打印testbench文件。本发明根据提供的半带抽取滤波器浮点数系数及数据位宽要求，自动生成4路并行RTL代码和testbench测试代码，同时还能计算出RTL模型和理论模型之间的误差，能够协助开发者快速高效的进行高速半带抽取滤波器设计和验证，大幅缩短开发周期。
一种 rtl 模型自动生成方法

[发明专利]一种低延时8B/10B编码的方法与装置-CN201911227654.7有效
发明人：万书芹;王俊杰;季惠才;王栋;于宗光 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2019-12-04 - 公布日： 2021-11-09 - 主分类号： H04L25/49 文献下载
摘要：本发明公开了一种低延时8B/10B编码的方法与装置，对传统的四通道8B/10B编码器进行改进，根据8B/10B编码表的因果关系导出了极性产生方法，在编码器中加入极性产生部分，省去了传统多通道编码器内部通道间的大量等待时间，提升了并行编码的效率，在提高了数据传输速率的同时，降低了编码输出延时。本发明可简单地推广至任意通道的低延时8B/10B编码器。
一种延时 10 编码方法装置

[发明专利]一种异步时钟数据同步电路-CN201911297422.9有效
发明人：万书芹;范晓捷;张甘英;季惠才;王栋 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2019-12-17 - 公布日： 2021-07-06 - 主分类号： G06F13/42 文献下载
摘要：本发明公开一种异步时钟数据同步电路，属于高速串行接口技术领域。所述异步时钟数据同步电路包括控制信号产生模块、存储模块和数据对齐模块。所述控制信号产生模块根据协议的不同参数产生存储控制信号CTRL_E和采样对齐控制信号CTRL_S；所述存储模块根据存储控制信号CTRL_E为数据提供存储空间；所述数据对齐模块根据采样对齐控制信号CTRL_S纠正数据的偏斜量，对数据进行对齐采样并传送给下一级处理模块。该电路可以根据时钟的不同调节时间偏斜预算，调节范围为n个链路层工作时钟，n为可变量，根据设计的需求取值，可有效同步JESD204B协议中多路数据。
一种异步时钟数据同步电路

[发明专利]流水线模数转换器输入共模误差前馈补偿电路-CN201611181646.X有效
发明人：于宗光;陈珍海;苏小波;薛颜;季惠才;张甘英;邹家轩 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2016-12-20 - 公布日： 2020-03-31 - 主分类号： H03M1/10 文献下载
摘要：本发明涉及一种流水线模数转换器输入工模误差前馈补偿电路，其包括：输入共模误差检测电路，用于对输入信号的共模电平进行检测并进行处理，得到输入共模信号的误差量；可编程共模补偿产生电路，用于根据输入共模误差量产生共模补偿控制电压VFF；共模调整电路，能根据共模补偿控制电压VFF调整下一级电荷域子级电路的共模电荷量。本发明有效克服输入差分信号共模误差对现有电荷域流水线模数转换器的动态性能的限制，能提高电荷域流水线模数转换器的动态性能，降低硬件资源的占用。
流水线转换器输入误差补偿电路

[发明专利]支持DDR数据格式的LVDS接收电路-CN201710171633.2有效
发明人：陈富涛;牛洪军;吴叶;陈钟鹏;季惠才;吴海宏 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2017-03-22 - 公布日： 2019-12-06 - 主分类号： G06F13/38 文献下载
摘要：本发明涉及一种电路，尤其是一种支持DDR数据格式的LVDS接收电路，属于集成电路的技术领域。按照本发明提供的技术方案，所述支持DDR数据格式的LVDS接收电路，包括用于接收若干路LVDS差分数据的LVDS接口接收电路以及与所述LVDS接口接收的电路连接的DDR格式转换电路；LVDS接口接收电路能将接收每路的LVDS差分数据转换为对应的CMOS信号，DDR格式转换电路能将LVDS接口接收的电路转换得到每一路的CMOS信号转换为两路SDR信号。本发明结构紧凑，能实现失效保护，能在宽共模电压输入范围内工作，支持DDR格式的数据输入，提高数据传输速率，安全可靠。
支持 ddr 数据格式 lvds 接收电路

[发明专利]用于DDS数字内核与数模转换器的电路接口系统-CN201611181645.5有效
发明人：苏小波;于宗光;张涛;季惠才;杨霄垒;张甘英;邹家轩 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2016-12-20 - 公布日： 2019-10-29 - 主分类号： H03K19/0175 文献下载
摘要：本发明涉及一种用于DDS数字内核与数模转换器的电路接口系统，其包括DDS内核以及DAC内核；还包括内核接口电路，内核接口电路包括第一数据控制级、第二数据控制级以及第三数据控制级；第一数据控制级接收DDS内核产生的四路并行数据以及DDS内核产生的第一内核时钟；第二数据控制级，将四路并行数据分为两组相位相差180°的数据，并传输至第三数据控制级内，第三数据控制级接收第二数据控制级传输的两组相位相差180°的数据后，在四路相差90°相位的分频电路时钟作用下，将四路并行数据按90°相位差依次传输至DAC内核内。本发明结构紧凑，保证由DDS内核产生的四路高速并行数据能够按序传输至数模转换器，安全可靠。
用于 dds 数字内核数模转换器电路接口系统

[发明专利]可精确控制共模电荷量的全差分电荷传输电路-CN201711106587.4有效
发明人：陈珍海;魏敬和;于宗光;邹家轩;吕海江;钱宏文;季惠才;刘琦 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2017-11-10 - 公布日： 2019-09-24 - 主分类号： H03M1/12 文献下载
摘要：本发明涉及一种可精确控制共模电荷量的全差分电荷传输电路，其包括第一数模混合控制型电荷传输电路以及第二数模混合控制型电荷传输电路；还包括第一共模电荷检测电路、共模前馈电路、第二共模电荷检测电路、检测处理电路、共模电荷调整电路、M位调整寄存器以及校准控制器；本发明能够自动检测电荷域流水线模数转换器中的共模电荷误差，并对该共模电荷误差进行精确补偿，以克服共模电荷误差对现有电荷域流水线模数转换器的动态性能的限制，进一步提高现有电荷域流水线模数转换器的转换性能。
精确控制电荷全差分传输电路

[发明专利]适用于射频电路中的带隙基准电路-CN201710086247.3有效
发明人：孙楷添;季惠才;蒋颖丹;张沁枫;刘雪莲;吴舒桐 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2017-02-17 - 公布日： 2017-12-29 - 主分类号： G05F1/56 文献下载
摘要：本发明涉及一种带隙基准电路，尤其是一种适用于射频电路中的带隙基准电路，属于带隙基准电路的技术领域。按照本发明提供的技术方案，所述适用于射频电路中的带隙基准电路，包括用于与电源Vdd连接的自启动电路以及与所述自启动电路连接的基准电路，所述基准电路与缓冲器负载输出电路连接；在自启动电路上电启动后，自启动电路能对基准电路充电，在基准电路内的电压稳定后，自启动电路关断，且基准电路能产生与温度无关的输出电流Iref，缓冲器负载输出电路根据输出电流Iref输出大小和摆幅稳定的电压。本发明结构紧凑，温漂系数小，噪声低，能够为射频系统提供恒定的低噪声电压与电流，安全可靠。
适用于射频电路中的基准

[发明专利]输出电流动态可调的基准电流产生电路-CN201611181647.4有效
发明人：于宗光;苏小波;张涛;季惠才;张甘英;邹家轩 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2016-12-20 - 公布日： 2017-12-29 - 主分类号： G05F3/28 文献下载
摘要：本发明涉及一种基准电流产生电路，尤其是一种输出电流动态可调的基准电流产生电路，属于微电子的技术领域。按照本发明提供的技术方案，所述输出电流动态可调的基准电流产生电路，包括基准电流产生本体电路以及与所述基准电流产生本体电路输出端连接的基准电流调节电路，基准电流产生本体电路与带隙基准电路提供的低温漂基准电压Vref连接，并将所述低温漂基准电压Vref转换为所需的基准电流，基准电流调节电路将基准电流产生本体电路转换得到的基准电流调节至所需的基准调节电流值输出。本发明结构紧凑，能将基准电压转换为低温漂高稳定的基准电流输出，能对产生的基准电流进行动态调节，安全可靠。
输出电流动态可调基准产生电路

[发明专利]用于电荷耦合流水线模数转换器的PVT不敏感共模电荷控制装置-CN201410539911.1有效
发明人：于宗光;陈珍海;钱宏文;季惠才;封晴 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2014-10-13 - 公布日： 2017-12-22 - 主分类号： H03M1/38 文献下载
摘要：本发明涉及一种可用于控制电荷耦合流水线模数转换器内部共模电荷的电路装置。包括两个输出共模可调电荷传输电路（BBD）、一个共模检测调整电路、一个关断电压复制电路。本发明的目标是对现有电荷传输技术引起的共模电荷问题进行抑制，通过2种调整方式达到精确调整共模电荷的目的。第一种调整方式通过调整共源共栅放大器输入管的衬底电压来改变共源共栅放大器的大信号特性，从而改变整个BBD的关断点电压。第二种方式通过改变并联管M4的栅极电压来改变共源共栅放大器的大信号特性，从而改变整个BBD的关断点电压。这两种方式分别用来应对前述两种共模电荷误差。
用于电荷耦合流水线转换器 pvt 敏感控制装置

[发明专利]一种应用于低压相位内插器中电流产生电路-CN201611181651.0有效
发明人：万书芹;于宗光;张沁枫;蒋颖丹;封晴;季惠才 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2016-12-20 - 公布日： 2017-11-14 - 主分类号： G05F1/56 文献下载
摘要：本发明提供了一种电流产生技术。更具体地，本发明提供了应用于低压相位内插器中电流产生电路。其特征在于包括相位量化DAC电路，电流转换器；相位量化DAC电路输出电压用于控制电流转换器，电流转换器产生的电流来控制后续的相位混合器。通过本发明所提出的应用于相位内插器中电流产生电路能够极大提高相位内插器的线性度，具有重要的应用价值。
一种应用于低压相位内插电流产生电路

[发明专利]具有自适应误差校准功能的电荷耦合流水线模数转换器-CN201410271683.4有效
发明人：于宗光;陈珍海;戴强;季惠才;封晴 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2014-06-17 - 公布日： 2017-04-19 - 主分类号： H03M1/10 文献下载
摘要：本发明提供了一种具有自适应误差校准功能的电荷耦合流水线模数转换器，其包括一个电荷耦合流水线模数转换器核、一个共模误差校准模块、一个差模误差校准模块、一个输入共模电压偏移补偿模块、一个数字后台校准模块和一个误差校准控制器模块。本发明能够自动检测全差分结构电荷耦合流水线模数转换器中由于非理想特性而引起的差模误差、共模误差、输入共模电压偏移误差和电路正常工作之后由于温度和电压波动带来的误差，并对这些误差进行校准，将这些误差的影响控制在模数转换器的最低分辨率要求以内，以克服各类非理想特性所造成的误差对现有电荷耦合流水线模数转换器的精度限制的问题，进一步提高现有电荷耦合流水线模数转换器的转换精度。
具有自适应误差校准功能电荷耦合流水线转换器

[发明专利]一种直接数字频率合成器-CN201410380613.2有效
发明人：万书芹;张涛;季惠才;封晴;于宗光 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2014-08-04 - 公布日： 2017-03-15 - 主分类号： H03L7/18 文献下载
摘要：本发明涉及一种能够合成高速频率的直接数字频率合成器。包括相位累加模块，时钟分频模块，相位分路模块，相幅转换模块，第一交织采样模块，数模转换模块，第二交织采样模块。时钟分频模块将系统时钟进行分频后输出；相位累加模块在时钟控制下将频率控制字进行线性相位相加输出；相位分路模块将相位值分为多路相位值输出给相幅转换模块；相幅转换模块将多路相位值转换为对应的幅度值；第一交织采样模块以分频时钟为采样时钟将幅度值交织采样输出数字信号；数模转换模块将数字信号转换模拟信号再经第二交织采样模块交织采样输出与系统时钟频率相同的信号。此结构以低速的实际采样时钟，获得高速的采样频率，提高输出信号的频率且降低了系统功耗。
一种直接数字频率合成器

[发明专利]具有数字后台校准功能的电荷耦合流水线模数转换器-CN201410271325.3有效
发明人：于宗光;陈珍海;薛颜;付俊爱;季惠才;封晴 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2014-06-17 - 公布日： 2017-02-15 - 主分类号： H03M1/12 文献下载
摘要：本发明提供了一种具有数字后台校准功能的电荷耦合流水线模数转换器，其包括电荷耦合采样保持电路、伪随机调制的基于电荷耦合信号处理技术的流水线子级电路、N‑1级基于电荷耦合信号处理技术的流水线子级电路、第N+1级N‑bit Flash 模数转换器电路、伪随机码产生电路、后台误差纠正模块、后台误差估计模块、求平均模块、基准信号产生电路和时钟信号产生电路。本发明能够自动检测全差分结构电荷耦合流水线模数转换器电路正常工作之后由于温度和电压波动带来的误差，并对这些误差进行校准，将影响控制在模数转换器的最低分辨率要求以内，以克服各类非理想特性所造成的误差对现有电荷耦合流水线模数转换器的精度限制的问题，进一步提高模数转换器的转换精度。
具有数字后台校准功能电荷耦合流水线转换器

1
2
3
下一页»
尾页
共 36 条