[发明专利]兼容标准CMOS工艺的超低功耗伪差分结构非易失性存储器在审
| 申请号： | 201410347529.0 | 申请日： | 2014-07-22 |
| 公开（公告）号： | CN104112476A | 公开（公告）日： | 2014-10-22 |
| 发明（设计）人： | 李建成;李文晓;李聪;尚靖;王震;谷晓忱;郑黎明;曾祥华;李浩 | 申请（专利权）人： | 中国人民解放军国防科学技术大学;湖南晟芯源微电子科技有限公司 |
| 主分类号： | G11C16/26 | 分类号： | G11C16/26;G11C16/10;G11C16/16 |
| 代理公司： | 北京中济纬天专利代理有限公司 11429 | 代理人： | 胡伟华 |
| 地址： | 410073 湖*** | 国省代码： | 湖南;43 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种兼容标准CMOS工艺的超低功耗伪差分结构非易失性存储器，解决了功耗高的问题，缩小了存储单元结构的面积，包括多个存储单元，每个存储单元由控制管、第一读取管、第二读取管、第一选择管和第二选择管五个晶体管组成，所有的晶体管均为单多晶硅栅结构和相同厚度的栅氧化层，该存储单元与标准CMOS工艺兼容；本发明的编程和擦除操作均利用FN隧穿效应，解决功耗高的问题；仅利用五个晶体管构成类似差分结构，集成度高，面积小，可靠性增强，提高了读取速度。 | ||
| 搜索关键词： | 兼容 标准 cmos 工艺 功耗 伪差分 结构 非易失性存储器 | ||
【主权项】：
一种兼容标准CMOS工艺的超低功耗伪差分结构非易失性存储器,包括多个存储单元，其特征在于：每个存储单元由控制管M01、第一读取管M02、第二读取管M03、第一选择管M04和第二选择管M05五个晶体管组成；其中控制管M01是由源极、漏极、阱三端相连构成电容形式的器件，其源极P03、漏极P01、阱P02三端连接，构成控制端口CG；第一读取管M02的源极P04与其阱P05连接一起，构成第一读取端口RP1；第二读取管M03的漏极P10连接至第二读取端口RP2；控制管M01、第一读取管M02、第二读取管M03三个晶体管的栅极互连形成一个封闭的浮栅FG；第一选择管M04、第二选择管M05的栅极互连构成选择端口SEL；第一读取管M03、第一选择管M04、第二选择管M05共享同第一P阱PW；第一选择管M04的漏极P07与第一读取管M02的漏极P06相连；第二选择管M05的漏极P13与第二读取管M03的源极P12相连；第一选择管M04、第二选择管M05的源极分别作为存储单元的两个差分信号的输出端口DO1、输出端口DO0。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国人民解放军国防科学技术大学;湖南晟芯源微电子科技有限公司，未经中国人民解放军国防科学技术大学;湖南晟芯源微电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410347529.0/，转载请声明来源钻瓜专利网。
- 上一篇：低温差触发式感温电缆
- 下一篇：存储器装置以及由存储器装置中读取数据的方法
