[发明专利]VDMOS的制造方法和VDMOS有效
申请号: | 201410083225.8 | 申请日: | 2014-03-07 |
公开(公告)号: | CN104900526B | 公开(公告)日: | 2018-07-24 |
发明(设计)人: | 马万里;闻正锋 | 申请(专利权)人: | 北大方正集团有限公司;深圳方正微电子有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/78 |
代理公司: | 北京同立钧成知识产权代理有限公司 11205 | 代理人: | 刘芳 |
地址: | 100871 北京市海*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种VDMOS的制造方法和VDMOS,方法包括:在N型外延层上依次生成栅氧化层、多晶硅层、P‑体区;在所述P‑体区注入N型杂质形成N型源区,所述N型源区包括N‑源区和N+源区;所述N+源区位于所述栅氧化层与N‑源区之间;在所述多晶硅层和所述栅氧化层上依次形成氧化层、P+区、介质层、接触孔和金属层,以使得所述金属层分别与所述N‑源区、N+源区、栅氧化层、氧化层、介质层中每层的侧面以及所述P+区相连接。本发明实施例有效解决了现有技术中,VDMOS的非箝位感性开关(UIS)能力低的技术问题。 | ||
搜索关键词: | vdmos 制造 方法 | ||
【主权项】:
1.一种VDMOS的制造方法,其特征在于,包括:在N型外延层上依次生成栅氧化层、多晶硅层、P‑体区;在所述P‑体区注入N型杂质形成N型源区,所述N型源区包括N‑源区和N+源区;所述N+源区位于所述栅氧化层与N‑源区之间;在所述多晶硅层和所述栅氧化层上依次形成氧化层、P+区、介质层、接触孔和金属层,以使得所述金属层分别与所述N‑源区、N+源区、栅氧化层、氧化层、介质层中每层的侧面以及所述P+区相连接;其中,形成所述接触孔的过程,包括:采用预置工艺流程形成所述接触孔的原始接触孔结构;采用氢氟酸对所述原始接触孔的侧壁进行湿法刻蚀,去除所述N+源区表面覆盖的部分所述栅氧化层、所述氧化层和所述介质层,以在所述接触孔的侧壁上所述N+源区所在位置形成凸台结构;将包含所述凸台结构的所述原始接触孔结构作为最终的所述接触孔。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北大方正集团有限公司;深圳方正微电子有限公司,未经北大方正集团有限公司;深圳方正微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410083225.8/,转载请声明来源钻瓜专利网。
- 上一篇:智能电话
- 下一篇:一种车载物联网运营平台的中间件系统
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造