[发明专利]用于动态电压-频率调节的可旁路钟控存储电路

摘要

用于动态电压‑频率调节的可旁路钟控存储电路。提供具有时序逻辑电路的集成电路。时序逻辑电路可以包括耦合在速率关键输入终端和速率关键输出终端之间的可旁路钟控存储元件的链。组合逻辑电路可以插入到链中的每对相邻的可旁路钟控存储元件之间。动态电压‑频率调节（DVFS）控制电路可以向组合逻辑电路提供可调节的电源电压并可以提供可调节的时钟信号以控制钟控存储元件。DVFS控制电路可以用来选择性地使能至少一些可旁路钟控存储元件同时禁能其它可旁路钟控存储元件，使得在维持相同的操作频率的同时减小电源电压。可以对电源电压和时钟信号的频率进行调节以提供期望的电压‑频率平衡。

主权项

一种在至少第一状态和第二状态中操作集成电路的方法，其中所述集成电路包括插入在数据路径中的逻辑电路，所述方法包括：当在所述第一状态中操作所述集成电路时，以给定的频率操作所述逻辑电路的同时利用具有第一电压水平的第一电源电压为不同于所述逻辑电路的组合逻辑电路供电，其中所述组合逻辑电路与可旁路钟控存储元件串联耦合；以及当在所述第二状态中操作所述集成电路时，以所述给定的频率操作所述逻辑电路的同时利用具有不同于所述第一电压水平的第二电压水平的第二电源电压为所述组合逻辑电路供电，以及将所述可旁路钟控存储元件旁路。