[发明专利]CMOS反相器的栅极的形成方法有效
| 申请号： | 201310398646.5 | 申请日： | 2013-09-04 |
| 公开（公告）号： | CN104425378B | 公开（公告）日： | 2017-07-14 |
| 发明（设计）人： | 张海洋;黄瑞轩 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238;H01L21/28 |
| 代理公司： | 北京集佳知识产权代理有限公司11227 | 代理人： | 骆苏华 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种CMOS反相器的栅极的形成方法，包括提供基底，在基底上形成有栅极材料层；在栅极材料层上形成多条相互平行的硬掩模线，每一条硬掩模线分为多条子硬掩模线和牺牲线，且相邻两条子硬掩模线之间为一条牺牲线，在子硬掩模线中具有碳掺杂，子硬掩模线定义栅极的位置，相邻两条硬掩模线构成一个硬掩模单元，且一条硬掩模线只属于一个硬掩模单元，在每一个硬掩模单元中，两硬掩模线的子硬掩模线一一相对；以子硬掩模线为掩模，刻蚀去除牺牲线；在去除牺牲线后，以子硬掩模线为掩模刻蚀栅极材料层，形成栅极。本技术方案中，形成的CMOS反相器不会发生信号串扰，CMOS反相器性能良好。 | ||
| 搜索关键词： | cmos 反相器 栅极 形成 方法 | ||
【主权项】：
一种CMOS反相器的栅极的形成方法，其特征在于，包括：提供基底，在所述基底上形成有栅极材料层；在所述栅极材料层上形成多条相互平行的硬掩模线，每一条硬掩模线分为多条子硬掩模线和牺牲线，且相邻两条子硬掩模线之间为一条牺牲线，在子硬掩模线中具有碳掺杂，所述子硬掩模线定义栅极的位置，相邻两条硬掩模线构成一个硬掩模单元，且一条硬掩模线只属于一个硬掩模单元，在每一个硬掩模单元中，两硬掩模线的子硬掩模线一一相对；以所述子硬掩模线为掩模，刻蚀去除所述牺牲线；在去除所述牺牲线后，以子硬掩模线为掩模刻蚀栅极材料层，形成栅极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310398646.5/，转载请声明来源钻瓜专利网。
- 上一篇：半导体器件及其制造方法
- 下一篇：一种半导体器件的制备方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
