[发明专利]低功耗时钟产生电路在审
| 申请号： | 202010198696.9 | 申请日： | 2020-03-20 |
| 公开（公告）号： | CN111294017A | 公开（公告）日： | 2020-06-16 |
| 发明（设计）人： | 黄志勇 | 申请（专利权）人： | 内蒙古显鸿科技股份有限公司 |
| 主分类号： | H03K3/012 | 分类号： | H03K3/012;H03K3/011 |
| 代理公司： | 深圳金伟创新专利代理事务所(普通合伙) 44628 | 代理人： | 韦永吉 |
| 地址： | 011517 内蒙古自治区呼和浩*** | 国省代码： | 内蒙古;15 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种低功耗时钟产生电路，包括反相器I1、反相器I2、反相器I11、反相器I12、反相器I5、反相器I6、反相器I7、反相器I8，其中，所述反相器I1、反相器I2、反相器I11、反相器I12构成震荡环路，所述反相器I1的输出端分别连接所述反相器I2的输入端、反相器I6的输入端、反相器I5的输出端，所述反相器I2的输出端分别连接所述I7的输出端、所述反相器I11的输入端、所述反相器I8的输入端，所述反相器I11的输出端分别连接所述反相器I12的输入端、反相器I5的输入端、反相器I6的输出端，所述反相器I12的输出端分别连接所述反相器I1的输入端、反相器I7的输入端、反相器I8的输出端。相对于现有技术，本发明降低了时钟产生电路的功耗，能电源管理电路对功耗的要求。 | ||
| 搜索关键词： | 功耗 时钟 产生 电路 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于内蒙古显鸿科技股份有限公司，未经内蒙古显鸿科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202010198696.9/，转载请声明来源钻瓜专利网。
- 上一篇：一种中药材切片烘干设备
- 下一篇：一种配电箱防护结构
- 同类专利
- 一种长脉冲调制器的实现电路及方法-201811325426.9
- 杨景红;李网生;何秀华;刘超;窦好刚;杨明 - 中国电子科技集团公司第十四研究所
- 2018-11-08 - 2023-10-13 - H03K3/012
- 本发明公开了一种长脉冲调制器的实现电路及方法。储能电容存储直流能量；限流电阻在高压电源为储能电容充电时提供低阻抗通路，在储能电容放电时起隔离作用；主调制开关闭合时，储能电容经主调制开关、调整开关对负载进行放电；调整开关串联在放电回路中，根据负载上的电压实时增加或减小自身的阻值，从而使负载上的脉冲电压幅度保持恒定；定时信号分别为主调制开关和基准电路提供开启和关断信号；基准电路为反馈网络提供基准电平信号；采样电路采样负载两端的电压，处理后送给反馈网络；反馈网络为误差放大和补偿电路，根据基准电路和采样电路送来的电压信号，经误差放大和补偿后，送给功率放大器；功率放大器为调整开关提供合适的驱动信号。
- 信号上升时间及下降时间的控制电路-201910863132.X
- 许智渊 - 扬智科技股份有限公司
- 2019-09-12 - 2023-10-10 - H03K3/012
- 一种信号上升及下降时间的控制电路，其包括串接的M个数据正反器、M个可控延迟电路，以及M个电流源电路。M个数据正反器接收时脉信号，并依据时脉信号的触发而输出多个数据信号。M个可控延迟电路耦接数据正反器的数据输出端，接收数据信号并延迟而产生多个开启信号。第i个可控延迟电路的延迟量用来延迟数据信号之一而产生开启信号之一。各个电流源电路耦接可控延迟电路之一而接收开启信号之一，并依据开启信号之一的准位而决定是否输出单位电流至信号输出端。信号输出端的输出信号上升至预定准位的上升时间或下降至预定准位的下降时间依据时脉信号的周期时间长度及各个可控延迟电路的延迟量而决定。
- 一种多相时钟产生电路-202080107980.9
- 陈胜;杨腾智 - 华为技术有限公司
- 2020-12-25 - 2023-09-12 - H03K3/012
- 一种多相时钟产生电路，用于产生多相不交叠的时钟信号。该多相时钟产生电路包括多个逻辑门(G11，G12，G13，G14，G15，G16，G17，G18)的输入端和输出端首尾电连接以形成的环路结构，以及多个用于锁存逻辑门输入端信号的锁存器(NOR21，NOR22，NOR23，NOR24，NOR25，NOR26，NOR27，NOR28)；多相时钟产生电路根据多个逻辑门(G11，G12，G13，G14，G15，G16，G17，G18)接收的选择信号和时钟信号进行逻辑运算，以及通过锁存器(NOR21，NOR22，NOR23，NOR24，NOR25，NOR26，NOR27，NOR28)对环路中逻辑门接收的上一级逻辑门的数据进行锁存，并通过上述多个逻辑门的输出端输出多相不交叠的时钟信号。从多相时钟产生电路的输入端到输出端，时钟信号只需要经过一个逻辑门即可产生不交叠的时钟信号，且无需经过D触发器，保证了多相时钟产生电路的低噪声、低延迟和低功耗的特性。
- 固态源功率合成相位差补偿电路、固态射频源-202320401410.1
- 余发龙;陈杰;李平泉 - 湖南微朗科技有限公司
- 2023-03-03 - 2023-09-08 - H03K3/012
- 本实用新型涉及固态射频源技术领域，具体涉及一种固态源功率合成相位差补偿电路以及固态射频源。本实用新型提供的固态源功率合成相位差补偿电路包括依次连接的功分器、中间级功率放大模块、相位补偿模块以及合路器，其中，相位补偿模块通过设置第一馈线和第二馈线的长度差，来对两路功率进行相位补偿，其中，当第一馈线与第二馈线的长度差不同时，第一馈线与第二馈线对应的相位差不同，基于此，方便用户根据不同的补偿需求选择合适的补偿设备，以达到更好的补偿效果，大大提高了固态射频源的合成功率和效率，相较于现有的移相器，本实用新型的结构简单，安装和调试步骤方便，功率容量大，极大的改善了用户的使用体验。
- 一种脉冲电子束产生电路-202310425066.4
- 管昱彰;万能 - 东南大学
- 2023-04-20 - 2023-07-25 - H03K3/012
- 本发明公开了一种脉冲电子束产生电路，包括：低压输出电源电路，用于对输入低电平进行升压以获得设定电压大小的输出；方波输出电路，用于对低压输出电源电路的输出进行处理以获得方波电压；单管自激振荡电路，用于对所述方波电压进行处理以获得设定频率、设定电压大小的高频振荡交流电；倍压整流电路，用于对所述高频振荡交流电进行升压处理以获得设定电压大小的输出。该脉冲电子束产生电路只消耗电能，所需能量较低，有较好的可控性和可操作性，稳定性高，可以长时间重复使用。
- 一种纳秒级SOA驱动电路及控制方法-201911268505.5
- 赵俊鹏;赵晨;王学锋;张海岩;郑百超 - 北京航天控制仪器研究所
- 2019-12-11 - 2023-07-14 - H03K3/012
- 一种纳秒级SOA驱动电路及控制方法，属于光纤激光水听器阵列解调技术领域。本发明包括温度控制电路和SOA配置电路，以及依次连接的主控电路、脉冲整形电路、脉冲驱动电路和SOA；所述温度控制电路和SOA配置电路均与SOA连接。本发明根据输出脉冲信号与反馈电压的逻辑控制关系，采用“脉冲信号先整形，再闭环驱动控制输出”的方法，实现变电流的驱动控制；本发明电路及控制方法具有结构简单、温度控制精确、光脉冲边沿上升/下降时间短、系统响应快、脉冲占空比与幅值可调等特点，能实现纳秒级的开关速率；本发明利用闭环控制将温度变化转换为电压信号变化，实现SOA的恒温工作环境，保证了SOA光脉冲边沿上升/下降时间优于5ns的稳定输出。
- 一种产生脉冲大电流的多路LTD并联装置-202211535189.5
- 魏浩;姜晓峰;王志国;姚伟博;吴撼宇;降宏瑜;来定国;杨海亮;孙凤举;邱孟通 - 西北核技术研究所
- 2022-11-30 - 2023-07-07 - H03K3/012
- 本发明提供了一种产生脉冲大电流的多路LTD并联装置，用于解决现有脉冲大电流产生装置能量传输效率低、单层均布LTD脉冲源无法驱动两层以上高压绝缘堆栈、同轴输出线与绝缘堆栈过渡转换结构复杂以及检修不便等技术问题。本发明的多路LTD并联装置，采用阻抗匹配的同轴输出线和水平三板传输线实现多路电脉冲传输，LTD次级传输线、同轴输出线以及水平三板传输线均采用去离子水绝缘，通过中央汇聚水池内水平三板传输线的交错设置，在LTD脉冲源单层圆周辐射状布局情况下，可以驱动双层或四层结构的多层高压绝缘堆栈；再通过多层高压绝缘堆栈真空侧的圆盘锥真空磁绝缘传输线将脉冲大电流传输汇聚至物理负载上。
- 具有延迟补偿的张弛振荡器-201911262457.9
- I·尼阿凯特 - 亚德诺半导体国际无限责任公司
- 2019-12-11 - 2023-06-30 - H03K3/012
- 本文提供具有延迟补偿的张弛振荡器。在某些实施方案中，张弛振荡器包括电容器、输出充电电流的电流源以及控制电路，该控制电路操作以使用充电电流选择性地对电容器充电。控制电路包括初级或主要比较器，其可操作以将电容器的充电电压与阈值电压进行比较。张弛振荡器还包括耦合到电容器并且可操作来调节阈值电压以为控制电路的延迟提供补偿的延迟补偿电路。
- 一种基于TFET的单边沿主从触发器及触发模块-202310216710.7
- 卢文娟;张颖;吴秀龙;高珊;黎轩;彭春雨;蔺智挺 - 安徽大学
- 2023-03-03 - 2023-06-27 - H03K3/012
- 本发明涉及动态随机存取存储技术领域，更具体的，涉及一种基于TFET的单边沿主从触发器，又称为TDFF，以及基于该TDFF设计的触发模块。本发明的TDFF包括12个PTFET晶体管、13个NTFET晶体管、一个反相器INV。本发明基于TFET构建触发器，没有使用传输门或传输管结构，进而避免了传输门引起的正偏P‑I‑N电流问题，而是通过中间节点和时钟信号CLK来控制数据的正确传输。本发明的CLK虽然为单相时钟，但配合TFET晶体管的电路设计，无需对CLK设置时钟反相器也能实现触发器功能。并且经过仿真测试，本发明的功耗指标低，具有较大的较大优势。
- 一种带异步置位复位的快速输出的D触发器结构-202010543053.3
- 胡伟波;燕翔;国千崧;冯景彬;肖知明 - 南开大学深圳研究院;南开大学
- 2020-06-15 - 2023-06-27 - H03K3/012
- 本发明涉及一种带异步置位复位的快速输出的D触发器结构，包括由多个传输门、非门、NMOS管和PMOS管组成的跟随锁存电路、传输锁存电路和前馈加速电路；和传统的D触发器电路相比，本发明的信号的传输延迟更低，特别是对于既需要复杂异步控制又需要快速锁存信号的设计场景，可以减少不必要的逻辑延迟，降低高速设计难度。
- 一种低功耗D触发器-201810728846.5
- 占凡;吴为敬;吴建东;刘玉荣 - 华南理工大学
- 2018-07-05 - 2023-06-20 - H03K3/012
- 本发明公开了一种低功耗D触发器，该D触发器是由N型管构成的低功耗D触发器。D触发器由六个或非门组成，其中一个三输入或非门、五个二输入或非门。或非门采用的伪cmos结构，以提高输出电压的摆幅。通过反馈实现低功耗的功能，解决了由于全N型管设计所带来的高功耗问题。该D触发器由于只使用N型管，所以降低了工艺步骤的复杂度，有利于控制成本。
- 脉冲锁存器驱动电路及芯片-201911198925.0
- 崔浩;杨炳君 - 龙芯中科技术股份有限公司
- 2019-11-29 - 2023-06-13 - H03K3/012
- 本发明实施例提供一种脉冲锁存器驱动电路及芯片。包括：控制器、时钟发生器、时钟控制单元和脉冲锁存器，其中，控制器分别与时钟控制单元和脉冲锁存器连接，时钟控制单元分别与时钟发生器和脉冲锁存器连接；控制器用于，向时钟控制单元发送时钟控制信号，向脉冲锁存器发送采样控制信号；时钟控制单元用于，接收时钟发生器产生的时钟脉冲信号，并根据时钟控制信号和时钟脉冲信号，生成时钟关断信号；脉冲锁存器用于，根据时钟关断信号停止翻转。用于节省脉冲锁存器的翻转功耗。
- 以最小保持时间对脉冲锁存器计时的自适应脉冲发生电路-201780055167.X
- S·S·宋;郑成煜;郑韩武;吴泰祐;G·纳拉帕蒂;P·奇达姆巴拉姆 - 高通科技公司;延世大学大学工业基金会
- 2017-08-11 - 2023-06-13 - H03K3/012
- 提供了用于以最小保持时间来对脉冲锁存器进行计时的自适应脉冲发生电路。在一个方面，一种自适应脉冲发生电路采用被配置为基于脉冲锁存器的数据输入信号和基于数据输出的信号的基于XOR的函数来提供脉冲发生信号的动态的基于XOR的逻辑门。下拉保持器电路被配置为当时钟信号处于有效状态时，响应于脉冲发生信号处于无效状态而将脉冲发生信号拉到地电压。逻辑电路被配置为响应于脉冲发生信号和时钟信号处于有效状态而生成用于对脉冲锁存器进行计时的自适应脉冲信号。该配置使得自适应脉冲信号的脉冲宽度与脉冲锁存器的输入到输出延迟相对应。
- 一种同步触发脉冲产生电路-202010341374.5
- 王承超;盛庆华;绳春旭;李竹 - 杭州电子科技大学
- 2020-04-27 - 2023-06-09 - H03K3/012
- 本发明公开了一种同步触发脉冲产生电路，波形输出电路包括第一电压比较器、第二电压比较器、第三电压比较器，第一电压比较器的同相输入端接入正弦波信号，其反向输入端接零点电压，第一电压比较器的输出端经第一RC滤波器输出第一方波信号VOUT_1；第二电压比较器的同相输入端接入第一方波信号VOUT_1，其反向输入端接低电平基准电压V
- 低功耗的时钟振荡器电路及时钟振荡器-202310080070.1
- 叶菁华 - 钰太芯微电子科技（上海）有限公司;钰太科技股份有限公司
- 2023-01-29 - 2023-06-06 - H03K3/012
- 本发明涉及数字信号处理领域，尤其涉及低功耗的时钟振荡器电路，包括，分频器，对初始振荡信号进行分频获得分频信号以及于一温度补偿信号的作用下调节分频信号；鉴频鉴相器，对分频信号进行鉴频鉴相得到一控制电压信号；电压控制振荡器，与鉴频鉴相器连接，于控制电压信号的作用下产生一时钟信号；温度感测器，对工作温度进行感测以输出温度检测信号，并依据温度变化率改变采样频率；解码器，对温度检测信号进行解码获得一调节信号；补偿器，依据调节信号和时钟信号产生温度补偿信号。本发明的温度感测器通过温度变化率改变采样频率以输出温度检测信号，实现温度补偿，通过自适应调节采样频率，最大程度减小电路功耗。
- 晶体振荡控制电路及其控制方法-201910414184.9
- 牛耀琪 - 芯翼信息科技（南京）有限公司
- 2019-05-17 - 2023-06-02 - H03K3/012
- 本发明提供了一种晶体振荡控制电路，包括振荡单元、增流单元和检测单元，所述振荡单元包括偏置模块、开关控制模块、放大模块和晶体模块，所述检测单元包括计数模块、比较模块和计数控制模块。本发明的所述开关控制模块使所述振荡单元处于开路状态或闭路状态；所述计数模块参考所述计数控制模块发送的所述计数阈值和所述参考时间判断所述晶体模块的起振情况以及所述振荡单元的运行情况。所述增流单元一方面在开路状态下向所述放大模块提供偏置电流，以确保所述晶体模块起振，另一方面在闭路状态下，通过调节所述偏置电流的大小避免了由于振荡电路进入简并状态而无法正常起振以及运行的问题。本发明还提供了所述晶体振荡控制电路的控制方法。
- 一种基于TFET的阻塞毛刺低功耗双边沿触发器、模块-202310132496.7
- 卢文娟;王东;彭春雨;吴秀龙;蔺智挺 - 安徽大学
- 2023-02-08 - 2023-05-30 - H03K3/012
- 本发明属于电路技术领域，具体涉及一种基于TFET的阻塞毛刺低功耗双边沿触发器、模块、时序电路，以及采用相应时序电路的大规模数字集成电路。该触发器由十二个PTFET晶体管P1～P12，十二个NTFET晶体管N1～N12以及五个反相器INV1～INV5构成。该型阻塞毛刺低功耗双边沿触发器包括输入级、锁存电路和输出级三个部分。其中，输入级由INV1、INV2、INV3、INV4，P1、P2、P3、N1、N2、N3构成。锁存电路由P4、P5、P6、P7、P8、P9、P10、P11，以及N4、N5、N6、N7、N8、N9、N10、N11构成。输出级由P4、N11、P12、N12以及INV5构成。其中，锁存电路和输出级电路共用器件P4和N11；输入级和输出级均采用了C单元结构。本发明解决了现有TFET触发器电路中存在信号竞争、易受毛刺信号影响、器件功耗较高等问题。
- 触发器-201711176832.9
- 黄铉澈;金珉修;李大成 - 三星电子株式会社
- 2017-11-22 - 2023-05-26 - H03K3/012
- 一种触发器包括：第一节点充电电路，被配置成以通过将输入数据反相产生的反相输入数据对第一节点进行充电；第二节点充电电路，被配置成以输入数据对第二节点进行充电；以及第一NMOS晶体管至第八NMOS晶体管。所述触发器被配置成在时钟信号的上升沿锁存所述输入数据，并输出经锁存的输入数据作为输出数据。所述触发器包括被配置成以通过将所述经锁存的输入数据反相产生的反相输入数据对第六节点进行充电。
- 半导体装置-201811638372.1
- 林相吾 - 爱思开海力士有限公司
- 2018-12-29 - 2023-05-23 - H03K3/012
- 一种半导体装置包括：时钟控制电路，其响应于省电模式信号和时钟而产生周期性地转变的多个锁存控制时钟，并且将多个锁存控制时钟中的每个锁存控制时钟分别锁定到多个电平中的一个，而与时钟无关。所述半导体装置还包括锁存电路，其响应于多个锁存控制时钟而储存输入信号，并将所储存的信号作为输出信号输出。
- 用于减小时钟闭锁引起的电压下降的装置和方法-201880036899.9
- M·圣-劳伦特;L·何;C·A·罗德里格斯·安瑟;B·沙赫 - 高通股份有限公司
- 2018-05-11 - 2023-05-16 - H03K3/012
- 本公开的各方面旨在通过以下方式来减小时钟闭锁引起的电压下降：确定与输出时钟波形相关联的最大频率值；基于第一可编程掩模图案或第一布尔函数，调制输出时钟波形的时钟频率达第一持续时间；以及确定是否应当改变第一可编程掩模图案或第一布尔函数。根据一个方面，一种电压下降缓和电路包括：用于接收输入时钟波形和时钟使能信号波形并且输出门控时钟使能信号波形的控制逻辑；耦合到控制逻辑的锁存器，锁存器用于保持门控时钟使能信号波形的状态；以及耦合到锁存器的与门，与门用于输出输出时钟波形。
- 估计异步触发事件到达时间的电路及方法-201910906749.5
- 吴语棋;李五文 - 心咚科技（深圳）有限公司
- 2019-09-24 - 2023-05-12 - H03K3/012
- 本发明实施例提供一种估计异步触发事件到达时间的电路及方法，所述电路通过开关电路及时钟信号控制储能单元的充放电，并记录触发事件到达时储能单元的输出电压所在的时间区间。如此，数字设备能够基于该输出电压所在的时间区间估计所述触发事件的到达时间，可以提高异步触发事件的时间记录精度。
- 一种近阈值触发器-202010428916.2
- 乔树山;袁甲;胡晓宇;于增辉;凌康 - 北京中科芯蕊科技有限公司
- 2020-05-20 - 2023-04-25 - H03K3/012
- 本发明涉及一种近阈值触发器。所述近阈值触发器，包括：时钟电路、传输门型触发电路、由第十三NMOS管、第十四NMOS管、第十五NMOS管和第十六NMOS管构成的输入数据感知电路。第十三、第十五NMOS管的漏极均与时钟电路的第二输入端连接。第十三、第十五、第十六NMOS管的栅极与传输门型触发电路的输出端连接。第十三NMOS管的源极与第十四NMOS管的漏极连接。第十四NMOS管的栅极与传输门型触发电路的第二输入端均与第二输入信号连接。第十五NMOS管的源极与第十六NMOS管的漏极连接。本发明能消除传输门触发器电路的冗余功耗。
- 一种基于IGZO TFT的D触发器电路-201910546215.6
- 章涵宇;刘远;史伟伟;李俊辉;熊晓明;李星驰 - 广东工业大学
- 2019-06-20 - 2023-04-18 - H03K3/012
- 为了解决现有技术中D触发器晶体管数量多、面积大、功耗高的问题，本发明提供一种基于IGZO TFT的D触发器电路，包括两个结构相同的纯N型D锁存器，其技术方案在于：上述两个纯N型D锁存器通过有比结构连接。本发明通过两个D锁存器利用有比电路连接而成，其中有比电路通过上拉和下拉网络晶体管宽长比的不同所呈现电阻的不同来决定输出电压，电路的输出是上拉和下拉管分压的结果，与宽长比的比例有关，所以只要比例合适，可以使用宽长比较小的晶体管来降低整体面积。本发明具有结构简单，晶体管数量少、面积小、功耗低的优点。
- 自适应时序的动态比较器-201910474197.5
- 王远卓;沈泊;李建;万熊熊;周银;刘杰;钟琪;姚海平 - 合肥酷芯微电子有限公司
- 2019-05-31 - 2023-04-14 - H03K3/012
- 本发明提供一种自适应时序的动态比较器，包括输入采样保持电路(100)、预放大器(101)、输出锁存器(102)和转换完成信号脉宽锁定反馈通路(103)；其中转换完成信号脉宽锁定反馈通路(103)包括锁存器输出有效检测电路(104)、转换完成脉宽产生电路(105)、脉宽电流转换电路(106)和锁存器时钟产生电路(107)。与现有技术相比，本发明自适应时序的动态比较器具有以下优点：能自动生成控制锁存器工作时间的时钟信号，该信号宽度由锁存器的工作速度决定。同时该比较器也通过环路锁定比较器输出有效至下次采样之间的时间隔来调节比较器预放大器的输出电压建立时间，从而达到提高比较器最高工作频率，克服工艺，电源电压，工作温度的影响。
- 双比较器控制的低功耗松弛振荡器及工作方法-202110717840.X
- 胡伟波;王宇;国千崧;冯景彬;肖知明;王美玉 - 南开大学
- 2021-06-28 - 2023-04-07 - H03K3/012
- 本申请提供了一种双比较器控制的低功耗松弛振荡器及工作方法，该振荡器包括：电流产生电路、主比较器、辅助比较器、缓冲电路、MOS开关管和充电电容。利用辅助比较器提前反转，产生使能信号，控制主比较器工作。由于辅助比较器自身功耗很小，主比较器仅在周期内部分时间开启，达到降低系统功耗的目的。
- 一种CMOS低功耗边沿触发器-202211489284.6
- 请求不公布姓名 - 创视微电子（成都）有限公司
- 2022-11-25 - 2023-03-28 - H03K3/012
- 本发明公开了一种CMOS低功耗边沿触发器，包括：第一级主锁存电路，用于对输入信号进行信号采样；第二级从锁存电路，用于对第一级主锁存电路的输出信号进行信号保持；当时钟信号为低电平时，输入信号传入第一级主锁存电路，此时第二级从锁存电路的输出端维持上一个时钟状态的输出；当时钟信号由低电平转换为高电平时，第一级主锁存电路对采样到的输入信号进行锁存，同时第二级从锁存电路的输出端输出所采样到的输入信号；当时钟信号由高电平转换为低电平时，第二级从锁存电路维持所采样的输入信号且输出不变，直到下一个时钟上升沿读入新的输入信号。本发明采用单相位时钟，从而在触发器数据翻转率较低时具有更低的功耗。
- 低功耗的触发器-202210677870.7
- 刘中阳;杨光华;张志军 - 上海华虹宏力半导体制造有限公司
- 2022-06-15 - 2023-03-28 - H03K3/012
- 本发明提供一种低功耗的触发器，时钟控制模块，包括输入信号端、输出信号端以及时钟信号端；时钟控制模块被配置为通过输入信号端接入输入信号D、通过时钟信号端接入时钟信号Clock以及通过输出信号端连接输出信号Q对时钟信号Clock进行控制，以产生控制后的时钟信号；触发器模块，由输入信号和时钟控制模块产生的控制后的时钟信号来对输入信号进行选择性锁存，以产生输出信号。本发明与没有时钟控制模块的普通触发器对比，随着信号翻转率的下降，本发明的低功耗触发器的动态功耗小，当开关活动率较低时，可显著降低动态功耗。
- 单级电容网络、高压脉冲源装置及脉冲功率源主体结构-201910524941.8
- 张北镇;宋法伦;李春霞;甘延青;金晓;李飞;王淦平;罗光耀;龚海涛;罗林 - 中国工程物理研究院应用电子学研究所
- 2019-06-18 - 2023-03-28 - H03K3/012
- 本发明公开了一种单级电容网络、高压脉冲源装置及脉冲功率源主体结构。单级电容网络包括两只或三只电容，以及两个分叉数量不少于电容数量的分叉型金属片；各只所述电容的两引线端分别连接到两个所述分叉型金属片的对应末端，所述分叉型金属片的中心作为与外部连接的端口。单列式高压脉冲源装置将若干级网络通过气体火花开关依次串联，并在各气体火花开关两端分别设置极性相反的充电电感。将高压脉冲源装置通过支撑紧固结构安装到外部壳体得到脉冲功率源主体结构。本发明电容无需进行额外定制，成本低，工作可靠；各只电容器独立，波形便于调节；整体结构简明、紧凑；前沿相对较快，平顶表现好。可高效地应用于高功率微波技术研究。
- 电阻电容振荡器电路及时钟信号的产生方法-201810308530.0
- 唐华 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2018-04-08 - 2023-03-28 - H03K3/012
- 一种电阻电容振荡器电路及时钟信号的产生方法，包括：电容充放电电路、电阻分流电路、比较器电路、和RS触发器电路，所述电容充放电电路包括：第一充放电电路和第二充放电电路，所述比较器电路包括：第一比较器、第二比较器、第一反馈环路和第二反馈环路，所述RS触发器电路包括：第一触发器电路和第二触发器电路，其中所述第一反馈环路，用于当所述第二触发器电路输出低电平信号时，控制所述第一比较器关闭工作电流，并输出低电平信号；所述第二反馈环路，用于当所述第一触发器电路输出低电平信号时，控制所述第二比较器关闭工作电流，并输出低电平信号。应用上述电路，可以降低振荡器电路的功耗。
- RC振荡电路-202211564274.4
- 李鹏浩;任小娇;郭嘉帅 - 深圳飞骧科技股份有限公司
- 2022-12-07 - 2023-03-24 - H03K3/012
- 本发明提供了一种RC振荡电路，其包括第一组反相器、RC充放电电路、延时脉冲发生电路、使能控制器以及第二组反相器；所述RC充放电电路包括第一场效应管、第二场效应管、第一电阻、第一电容、第三场效应管、第四场效应管以及施密特触发器。本发明中的RC振荡电路可以降低RC振荡电路的功耗，同时不需要额外添加任何死态恢复电路。
- 专利分类
