[发明专利]沟槽MOSFET器件及其制作方法有效
申请号: | 201310378544.7 | 申请日: | 2013-08-27 |
公开(公告)号: | CN103413765A | 公开(公告)日: | 2013-11-27 |
发明(设计)人: | 童亮 | 申请(专利权)人: | 矽力杰半导体技术(杭州)有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L21/28 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 郑玮 |
地址: | 310012 浙江省杭*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供了一种沟槽MOSFET器件及其制作方法,制作方法包括:提供包含有外延层的基底;在所述外延层中形成沟槽;通过沉积与刻蚀在所述沟槽中依次形成第一绝缘层、第一栅极、第二绝缘层、第二栅极;通过离子注入在沟槽两侧形成阱区与源极区;形成接触区沟槽式接触区以及金属插塞。通过制作分离的第一栅极与第二栅极,使第一栅极下部与外延层之间的第一绝缘层具有较大的厚度,第二栅极与阱区及源极区之间的第二绝缘层具有较小的厚度,并将这两个分离的栅极通过金属插塞相连接,可以使器件在获得较低阈值电压的同时,还具有非常好的耐高压性能;而且器件的性能稳定,制备工艺较简单,具有较低的制备成本。 | ||
搜索关键词: | 沟槽 mosfet 器件 及其 制作方法 | ||
【主权项】:
一种沟槽MOSFET器件的制作方法,其特征在于,包括以下步骤:提供一基底,所述基底包括具有第一导电类型的本体层以及位于所述本体层上具有第一导电类型的外延层;对所述外延层进行刻蚀形成沟槽;在所述外延层上依次沉积第一绝缘层与第一多晶硅层,所述第一多晶硅层填满所述沟槽;刻蚀所述第一多晶硅层,在所述沟槽内形成第一栅极;刻蚀裸露在外的所述第一绝缘层,并依次沉积第二绝缘层和第二多晶硅层,所述第二多晶硅层填满所述沟槽;刻蚀所述第二多晶硅层,在所述沟槽内形成第二栅极;刻蚀裸露在外的所述第二绝缘层,暴露出所述外延层,进行第一次离子注入,形成具有第二导电类型的阱区;在所述阱区的表面进行第二次离子注入形成具有第一导电类型的源极区;在所述源极区及所述沟槽上沉积第三绝缘层;刻蚀形成沟槽式栅极接触区与沟槽式源极接触区,所述沟槽式栅极接触区穿过所述第三绝缘层、第二栅极、第二绝缘层并延伸至所述第一栅极中,所述沟槽式源极接触区穿过所述第三绝缘层、源极区并延伸至所述阱区中;在所述栅极接触区与源极接触区中填充金属层,形成金属插塞。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于矽力杰半导体技术(杭州)有限公司,未经矽力杰半导体技术(杭州)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310378544.7/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造