[发明专利]多电压时钟同步有效
| 申请号： | 201280007653.1 | 申请日： | 2012-02-01 |
| 公开（公告）号： | CN103348594A | 公开（公告）日： | 2013-10-09 |
| 发明（设计）人： | P·M·费雷拉德菲格雷多 | 申请（专利权）人： | 美商新思科技有限公司 |
| 主分类号： | H03K19/096 | 分类号： | H03K19/096 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 王茂华;郑振 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开了一种电平转换器电路。所述电平转换器电路包括第一电平转换器，其生成第一输出信号，以及第二电平转换器，其生成第二输出信号。所述电平转换器电路进一步包括耦合到所述第一电平转换器和所述第二电平转换器的边沿选择器，其选择所述第一输出信号或所述第二输出信号的上升沿，以及选择所述第一输出信号或所述第二输出信号的下降沿，以生成优化的输出信号。 | ||
| 搜索关键词： | 电压 时钟 同步 | ||
【主权项】：
一种电平转换器电路，包括：第一电平转换器，其生成第一输出信号；第二电平转换器，其生成第二输出信号；耦合到所述第一电平转换器和所述第二电平转换器的边沿选择器，其选择所述第一输出信号或所述第二输出信号的上升沿，以及选择所述第一输出信号或所述第二输出信号的下降沿，以生成优化的输出信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于美商新思科技有限公司，未经美商新思科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201280007653.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 具有降低功率消耗的滤波辐射硬化触发器-201410462302.0
- 曼努埃尔·F·卡巴纳斯-霍尔门;伊桑·坎农;萨利姆·A·拉巴 - 波音公司
- 2014-09-11 - 2019-06-28 - H03K19/096
- 本发明涉及具有降低功率消耗的滤波辐射硬化触发器，提供了一种触发器电路，具有第一级和第二级。第一级和第二级分别具有交叉滤波器。
- 基于时钟时延调整的异步处理器的方法和设备-201480040506.3
- 童文;葛屹群;张其蕃;史无限;黄韬 - 华为技术有限公司
- 2014-09-08 - 2019-06-28 - H03K19/096
- 一种无时钟异步处理电路或系统利用自计时发生器来调整电路/系统中处理周期所需要/允许的处理时延(等待时间)。自计时发生器的定时可依据各种参数动态调整。这些参数可以包括处理指令、操作码信息、电路/系统要执行的处理的类型、或整体期望的处理性能。还可以对该等待时间进行调整以改变处理性能，包括功耗、速度等。
- 抗核加固的D锁存器-201811417813.5
- 郭靖 - 中北大学
- 2018-11-26 - 2019-02-05 - H03K19/096
- 抗核加固的D锁存器，属于集成电路可靠性中的抗核加固领域。解决了传统的D锁存器所需硬件多、功耗高、延迟时间长以及虽然可实现抗双节点翻转，但存在抗双节点翻转能力差，甚至无法实现对双节点翻转的容的问题。本发明包括NMOS晶体管N1至N20、PMOS晶体管P1至P16和反相器I1，所用器件少，结构简单，从而降低整个锁存器的功耗及拥有较低的硬件开销。锁存器输入端的信号只通过一个传输门就可以传输到输出端口，数据传输时间短，还能够实现对任意单节点和双节点翻转的容错，从而实现抗单节点和双节点翻转的容错保护。本发明可以为高辐射环境(如航天航空以及地面核电站等)中集成电路芯片的应用提供保护。
- 一种并联型逆变器载波同步系统及同步方法-201610505548.0
- 郭志大;刘永奎;周洪伟;张磊;梁欢迎 - 特变电工西安电气科技有限公司;特变电工新疆新能源股份有限公司
- 2016-06-30 - 2018-11-02 - H03K19/096
- 一种并联型逆变器载波同步系统及同步方法，包括多个并联逆变单元，每个逆变单元均通过独立的可编程逻辑器件同步模块连接传输同步信号的同步总线，可编程逻辑器件同步模块与同步总线之间通过一个同步输出端口和一个同步输入端口相连，所述可编程逻辑器件同步模块与逆变单元的MCU之间通过同步输出IO相连，该IO连接到MCU的外部PWM同步输入端口；所有并联逆变单元都向同步总线发送和接收同步信号，由可编程罗辑器件同步模块根据总线上的同步信号调整自身的同步周期，最终使得自身同步输出信号与总线同步信号保持一致；本发明每个逆变单元的地位平等，无需区分主从机，系统中任何一个逆变单元出现故障，系统也会存在同步信号，极大的提高了载波同步信号的可靠性。
- 一种并联型逆变器载波同步系统-201620678753.2
- 郭志大;刘永奎;周洪伟;张磊;梁欢迎 - 特变电工西安电气科技有限公司;特变电工新疆新能源股份有限公司
- 2016-06-30 - 2016-12-28 - H03K19/096
- 一种并联型逆变器载波同步系统，包括多个并联逆变单元，每个逆变单元均通过独立的可编程逻辑器件同步模块连接传输同步信号的同步总线，可编程逻辑器件同步模块与同步总线之间通过一个同步输出端口和一个同步输入端口相连，所述可编程逻辑器件同步模块与逆变单元的MCU之间通过同步输出IO相连，该IO连接到MCU的外部PWM同步输入端口；所有并联逆变单元都向同步总线发送和接收同步信号，由可编程罗辑器件同步模块根据总线上的同步信号调整自身的同步周期，最终使得自身同步输出信号与总线同步信号保持一致；本实用新型每个逆变单元的地位平等，无需区分主从机，系统中任何一个逆变单元出现故障，系统也会存在同步信号，极大的提高了载波同步信号的可靠性。
- 一种三相电源同步脉冲信号生成电路-201620398266.0
- 王宏华;王成亮;许焕清;戴锋;魏旭;蒋一泉;邓洁清 - 江苏方天电力技术有限公司;河海大学;国网江苏省电力公司;国家电网公司
- 2016-05-05 - 2016-09-21 - H03K19/096
- 本实用新型公开了一种三相电源同步脉冲信号生成电路，包括由三个单相小功率降压器联结成的三相组式变压器，其一次侧的中点与380V输电线路的中性线N相连，其一次侧的高压绕组首端分别与380V输电线路的A、B、C相线相连，其二次侧的低压绕组首端分别与A相限幅电路、B相限幅电路、C相限幅电路的输入端相连，A相限幅电路、B相限幅电路、C相限幅电路的输出端与CMOS反相器集成电路的信号输入端相连，CMOS反相器集成电路的信号输出端分别与三个光电耦合器相连。本实用新型能够生成相与相之间互不影响的三相电源同步脉冲信号。
- 多电压时钟同步-201280007653.1
- P·M·费雷拉德菲格雷多 - 美商新思科技有限公司
- 2012-02-01 - 2013-10-09 - H03K19/096
- 公开了一种电平转换器电路。所述电平转换器电路包括第一电平转换器，其生成第一输出信号，以及第二电平转换器，其生成第二输出信号。所述电平转换器电路进一步包括耦合到所述第一电平转换器和所述第二电平转换器的边沿选择器，其选择所述第一输出信号或所述第二输出信号的上升沿，以及选择所述第一输出信号或所述第二输出信号的下降沿，以生成优化的输出信号。
- 逻辑电路和半导体装置-201080048602.4
- 盐野入丰;小林英智 - 株式会社半导体能源研究所
- 2010-10-06 - 2012-09-19 - H03K19/096
- 在时钟门控技术被执行的逻辑电路中，储用功率被降低或者故障被抑制。该逻辑电路包括晶体管，其中，在没有供给时钟信号的时段，当源极端子和漏极端子之间存在电势差时，该晶体管处于截止状态。该晶体管的沟道形成区是使用氧化物半导体形成，在该氧化物半导体中，氢浓度被降低。具体地，氧化物半导体的氢浓度为5×1019(原子/立方厘米)或更低。因此，可以减少晶体管的泄漏电流。结果，在该逻辑电路中，可以实现储用功率的减少以及故障的抑制。
- 数据同步处理系统及方法-201010511732.9
- 王振华;唐佩忠 - 鸿富锦精密工业（深圳）有限公司;鸿海精密工业股份有限公司
- 2010-10-19 - 2012-05-16 - H03K19/096
- 一种数据同步处理系统包括第一同步逻辑电路、同步处理电路及第二同步逻辑电路。第一同步逻辑电路用于产生在其第一时钟的上升沿或下降沿发生改变的第一数据，第二同步逻辑电路的采样时钟与所述第一时钟的频率相同且存在相位差。同步处理电路用于对第一数据进行处理，以产生与采样时钟的上升沿或下降沿同步的第二数据，该第二同步逻辑电路利用采样时钟对第二数据进行采样。本发明还提供一种数据同步处理方法。
- 一种基于MOS电流模逻辑的高速电流开关驱动器-200810149829.2
- 朱樟明;李光辉;杨银堂;王振宇;刘帘曦 - 西安电子科技大学
- 2008-10-08 - 2009-10-21 - H03K19/096
- 本发明提供一种基于MOS电流模逻辑的高速电流开关驱动器，包括：MOS电流模逻辑锁存电路，用于接收电流开关驱动信号，并对所述电流开关驱动信号进行锁存和限幅，使所述电流开关驱动信号同步；MOS电流模逻辑电流开关，用于接收经所述MOS电流模逻辑锁存电路处理的信号，产生限幅的电流源驱动信号，并调整电流开关驱动信号交叉点；以及具有NMOS开关的共源共栅电流源，用于接收经所述MOS电流模逻辑电流开关处理的所述电流开关驱动信号，并输出低失真的电流信号，使得电流开关驱动信号同步，减小溃通效应。
- 栓锁器-200710185068.1
- 邱伟茗;陈家源 - 瑞昱半导体股份有限公司
- 2007-11-06 - 2009-05-13 - H03K19/096
- 一种栓锁器包含：一放大电路，用来在一第一状态接收一第一偏压电流，以放大一输入信号并产生一放大信号；一栓锁单元，用来栓锁该放大信号，并在一第二状态接收一第二偏压电流，以输出该放大信号；以及一偏压电路，用来提供该第一偏压电流至该放大电路，以及提供该第二偏压电流至该栓锁单元，该偏压电路包含有：一第一偏压模块，用来在该第一状态时提供一第三偏压电流至该放大电路；以及一第二偏压模块，用来在该第一状态提供一第四偏压电流至该放大电路；其中，该第一偏压电流等于该第三偏压电流与该第四偏压电流之和。
- 专利分类
