[发明专利]阵列式单芯片集成数字微加速度计有效
申请号: | 201210336902.3 | 申请日: | 2012-09-13 |
公开(公告)号: | CN102866262A | 公开(公告)日: | 2013-01-09 |
发明(设计)人: | 郭涛;鲍爱达;马喜宏;杨卫;李杰;张晓明;石云波;徐香菊;朱杰 | 申请(专利权)人: | 中北大学 |
主分类号: | G01P15/12 | 分类号: | G01P15/12 |
代理公司: | 太原科卫专利事务所(普通合伙) 14100 | 代理人: | 朱源 |
地址: | 030051 山*** | 国省代码: | 山西;14 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及微加速度计,具体为一种阵列式单芯片集成数字微加速度计,解决了现有的加速度传感器体积大,现有的加速度计单元达不到满量程输出、固支梁的根部易断裂、高低量程的加速度计达不到优化配置的技术问题。一种阵列式单芯片集成数字微加速度计,包括单晶硅材料的结构层(2);所述结构层(2)分为左右两部分,所述结构层(2)右面的上下两部分分别集成有不同量程的第一压阻式加速度计单元(21)和第二压阻式加速度计单元(22);结构层(2)左面集成有对第一、二压阻式加速度计单元(21、22)的输出信号进行放大滤波处理的CMOS电路。本发明将加速度计阵列单元与信号处理电路集成到一块芯片上,实现了微型化和集成化。 | ||
搜索关键词: | 阵列 芯片 集成 数字 加速度计 | ||
【主权项】:
一种阵列式单芯片集成数字微加速度计,其特征在于:包括单晶硅材料的结构层(2);所述结构层(2)分为左右两部分,结构层(2)右面的上下两部分分别集成有不同量程的第一压阻式加速度计单元(21)和第二压阻式加速度计单元(22);结构层(2)左面集成有对第一、二压阻式加速度计单元(21、22)的输出信号进行放大滤波处理的CMOS电路;所述第一压阻式加速度计单元(21)包括置于结构层(2)内的第一质量块(212),所述第一质量块(212)通过四个第一固支梁(211)与结构层(2)一体构成;所述四个第一固支梁(211)上分别设有阻值相等、连接成惠斯通电桥的压敏电阻(20);所述第二压阻式加速度计单元(22)包括置于结构层(2)内的第二质量块(222),所述第二质量块(222)通过四个第二固支梁(221)与结构层(2)一体构成;所述四个第二固支梁(221)上分别设有阻值相等、连接成惠斯通电桥的压敏电阻(20);所述惠斯通电桥分别接入所述CMOS电路。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中北大学,未经中北大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201210336902.3/,转载请声明来源钻瓜专利网。
- 上一篇:开口装置及其控制方法
- 下一篇:一种轨道车辆转臂定位装置及其加工方法