[发明专利]提高载流子迁移率的CMOS器件的制作方法及器件结构有效
| 申请号： | 201210169809.8 | 申请日： | 2012-05-28 |
| 公开（公告）号： | CN102683286A | 公开（公告）日： | 2012-09-19 |
| 发明（设计）人： | 刘格致;黄晓橹 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238;H01L27/092 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 陆花 |
| 地址： | 201203 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及集成电路制造领域，特别是涉及一种提高载流子迁移率的CMOS器件的制作方法及器件结构，包括：提供包含NMOS有源区、PMOS有源区和周边区域的衬底；在所述衬底的周边区域形成多个浅沟槽隔离结构；刻蚀临近所述NMOS有源区的浅沟槽隔离结构之间的衬底以形成拉应力凹槽；在所述拉应力凹槽内填充拉应力材料；刻蚀临近所述PMOS有源区的浅沟槽隔离结构之间的衬底以形成压应力凹槽；以及在所述压应力凹槽内填充压应力材料。本发明制作方法不会对器件形状造成破坏而且避免了制作工艺对器件性能的干扰，并且制造工艺要求低，也有利于器件尺寸的持续缩小，同时提高了载流子迁移率从而改善器件性能。 | ||
| 搜索关键词： | 提高 载流子 迁移率 cmos 器件 制作方法 结构 | ||
【主权项】：
一种提高载流子迁移率的CMOS器件的制作方法，其特征在于，包括：提供包含NMOS有源区、PMOS有源区和周边区域的衬底；在所述衬底的周边区域中形成多个浅沟槽隔离结构；刻蚀临近所述NMOS有源区的浅沟槽隔离结构之间的衬底以形成拉应力凹槽；在所述拉应力凹槽内填充拉应力材料；刻蚀临近所述PMOS有源区的浅沟槽隔离结构之间的衬底以形成压应力凹槽；以及在所述压应力凹槽内填充压应力材料。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210169809.8/，转载请声明来源钻瓜专利网。
- 上一篇：动态地址分配方法和设备
- 下一篇：荧光复合增白凹土的方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
