[发明专利]60伏高压LDPMOS结构及其制造方法

摘要

本发明提供一种60伏高压LDPMOS结构及其制造方法，该制造方法包括步骤：提供P型硅衬底，其上形成有N型埋层和P型外延层；在P型外延层中注入N型杂质，形成低浓度的高压N阱，其与N型埋层相接并共同形成高压隔离区；在P型外延层上制作器件/电路部分的多个场氧化隔离；在P型外延层中掺杂形成低压N阱，其左侧部分位于一场氧化隔离的下方并与高压N阱部分重叠；在P型外延层上形成栅极氧化层，其部分覆盖低压N阱区域；在栅极氧化层上热生长多晶硅栅并形成多晶栅极，同时在漏区形成多晶栅场板；以多晶栅极为对准层，分别形成源极、漏极、衬底引出端和N阱引出端。本发明能够简化该高压LDPMOS的结构、工艺层次与工艺步骤，且与0.35μm CMOS工艺完全兼容。

主权项

一种60伏高压LDPMOS结构(200)的制造方法，包括步骤：提供P型硅衬底，其上形成有N型埋层(202)，在所述P型硅衬底上热生长P型外延层(203)，作为所述高压LDPMOS结构(200)的漏端漂移区；在所述P型外延层(203)中高能注入N型杂质，并经高温扩散形成低浓度的高压N阱(204)，所述高压N阱(204)与所述N型埋层(202)相接并共同形成所述高压LDPMOS结构(200)的高压隔离区(209)；依照标准CMOS工艺，在所述P型外延层(203)上进行局部氧化工艺，制作器件/电路部分的多个场氧化隔离(206)；通过离子注入法在所述P型外延层(203)中掺杂形成低压N阱(205)，所述低压N阱(205)的左侧部分位于一场氧化隔离(206)的下方并与所述高压N阱(204)部分重叠，作为所述高压LDPMOS结构(200)的沟道区；在所述P型外延层(203)上形成所述高压LDPMOS结构(200)的栅极氧化层(207)，所述栅极氧化层(207)部分覆盖所述低压N阱(205)区域；在所述栅极氧化层(207)上热生长多晶硅栅并形成多晶栅极(208)，同时在所述高压LDPMOS结构(200)的漏区形成多晶栅场板；依照标准CMOS工艺，以所述多晶栅极(208)为对准层，在所述高压LDPMOS结构(200)的源区以及漏区依次图形曝光，分别形成源极(211)、漏极(212)、衬底引出端(213、214)和N阱引出端(215)。