[发明专利]MOS晶体管及其栅介电层的制作方法有效
| 申请号： | 201010275191.4 | 申请日： | 2010-09-02 |
| 公开（公告）号： | CN102386083A | 公开（公告）日： | 2012-03-21 |
| 发明（设计）人： | 三重野文健 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号： | H01L21/283 | 分类号： | H01L21/283;H01L21/336 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 骆苏华 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种MOS晶体管栅介电层的制作方法，包括：提供半导体衬底，所述半导体衬底上形成有伪栅介电层与介电保护层，介电保护层中形成有栅极开口，栅极开口使得伪栅介电层露出；在所述介电保护层上与栅极开口内形成牺牲层，所述牺牲层保形覆盖栅极开口；各向异性刻蚀所述牺牲层，仅保留栅极开口垂直侧壁上的牺牲层；在所述介电保护层上与栅极开口内形成高K介电材料，所述高K介电材料保形覆盖所述栅极开口；对所述半导体衬底进行退火处理，使得栅极开口垂直侧壁上的牺牲层与高K介电材料反应形成混合介电层，所述混合介电层具有小于高K介电材料的介电常数。本发明的制作方法在不破坏金属栅极底部高K栅介电层的同时，降低了栅极寄生电容。 | ||
| 搜索关键词： | mos 晶体管 及其 栅介电层 制作方法 | ||
【主权项】：
一种MOS晶体管栅介电层的制作方法，其特征在于，包括：提供半导体衬底，所述半导体衬底上形成有伪栅介电层与介电保护层，所述介电保护层中形成有栅极开口，所述栅极开口使得伪栅介电层露出；在所述介电保护层上与栅极开口内形成牺牲层，所述牺牲层保形覆盖栅极开口；各向异性刻蚀所述牺牲层，仅保留栅极开口垂直侧壁上的牺牲层；在所述介电保护层上与栅极开口内形成高K介电材料，所述高K介电材料保形覆盖所述栅极开口；对所述半导体衬底进行退火处理，使得栅极开口垂直侧壁上的牺牲层与高K介电材料反应形成混合介电层，所述混合介电层具有小于高K介电材料的介电常数。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司，未经中芯国际集成电路制造(上海)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010275191.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
