[发明专利]用于检验存储器的方法有效
| 申请号： | 201010263912.X | 申请日： | 2010-08-25 |
| 公开（公告）号： | CN102005251A | 公开（公告）日： | 2011-04-06 |
| 发明（设计）人： | 傅承煊 | 申请（专利权）人： | 罗伯特·博世有限公司 |
| 主分类号： | G11C29/52 | 分类号： | G11C29/52 |
| 代理公司： | 中国专利代理(香港)有限公司 72001 | 代理人： | 李少丹;李家麟 |
| 地址： | 德国斯*** | 国省代码： | 德国;DE |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种用于检验存储器的方法，尤其是用于检验功能检验系统的功能监视存储器的方法，包括：执行(101)存储器检验例程，其中n次检验所述至少一个存储器，其中n是检验(103)的预先确定的数目；以及在经过预先确定的时间间隔之后重新执行(105)存储器检验例程。 | ||
| 搜索关键词： | 用于 检验 存储器 方法 | ||
【主权项】：
一种用于检验至少一个存储器的方法，尤其是用于检验功能检验系统的功能监视存储器的方法，包括：执行(101)存储器检验例程，在其中n次检验所述至少一个存储器，其中n是检验(103)的预先确定的数目；以及在经过预先确定的时间间隔之后重新执行(105)所述存储器检验例程。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于罗伯特·博世有限公司，未经罗伯特·博世有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010263912.X/，转载请声明来源钻瓜专利网。
- 上一篇：固态摄像装置及其制造方法
- 下一篇：磁头万向节组件
- 同类专利
- 一种eMMC掉电保护的测试方法及系统-201910272298.4
- 戴权 - 烽火通信科技股份有限公司
- 2019-04-04 - 2019-08-02 - G11C29/52
- 本发明公开了一种eMMC掉电保护的测试方法及系统，涉及eMMC检测技术领域，该方法基于处理器系统、eMMC、CPLD、电源管理芯片以及电源模块，其特征在于，方法包括以下步骤：处理器系统对eMMC下达写操作指令，产生写操作开启信号；CPLD检测到写操作开启信号，向电源管理芯片的电源监控管脚输出掉电操作信号；电源管理芯片控制电源模块，对eMMC进行掉电操作；电源管理芯片控制电源模块，对eMMC进行上电操作；对eMMC进行检测，判断eMMC是否数据异常。本发明模拟eMMC的工作环境，并对其添加掉电状态，进行人为可控的掉电状态模拟，进而进行eMMC的掉电保护测试。
- 检错和纠错电路-201710751357.7
- P·B·伊卡斯;D·刘易斯 - 阿尔特拉公司
- 2012-02-24 - 2018-04-06 - G11C29/52
- 本发明涉及检错和纠错电路。具有存储器电路的集成电路可以包括检错电路和纠错电路。检错电路可以用来检测存储器电路中的软错误。检错电路可以包括用来执行奇偶校验的逻辑门。检错电路可以具有交错结构从而提供交错数据位处理，可以具有树形结构从而减少逻辑门延迟，并且可以流水线化从而优化性能。存储器电路可以结合交错结构被加载有交错奇偶校验位，从而提供多比特检错能力。奇偶校验位可以使用设计工具预先计算或在器件配置期间计算。响应于检测到存储器错误，纠错电路可以用来扫描存储器电路的期望部分并且纠正存储器错误。
- 用于闪存装置的错误更正码单元、自我测试方法及控制器-201410010124.8
- 翁晟佑 - 慧荣科技股份有限公司
- 2014-01-09 - 2017-12-15 - G11C29/52
- 本发明公开了一种应用于一闪存装置的错误更正码单元、一种应用于一闪存装置的自我测试方法以及一种记忆装置的控制器。所述自我测试方法包括产生一输入数据；对所述输入数据进行编码以产生相对应的一错误更正码；使用所述输入数据与所述错误更正码来模拟产生读取所述闪存装置中一闪存的一数据页所得到的一软信息；以及对所述软信息进行译码以得到一译码结果。通过本发明，由于可以利用数据量很少的种子数据来仿真产生读取所述闪存装置中一闪存的一数据页所得到的一软信息，因此，自我测试电路具有很小的芯片面积，且可以产生类似实际自闪存中所读取的数据，供闪存装置在出厂前进行测试以判断其读取与译码质量，有成本低以及高效率的优点。
- 容错存储器-201310236833.3
- 叶戈尔·索戈莫尼扬;格奥尔格·杰奥尔加科斯;米夏埃尔·戈塞尔 - 英飞凌科技股份有限公司
- 2013-06-14 - 2017-06-16 - G11C29/52
- 本发明提供一种涉及容错存储器的方法和装置。在一个实施例中，输出信号由至少三个存储装置（20‑22）导入错误校正装置（23）中。错误校正装置（23）这样输出被校正的数据值，即当所读取的数据值一致时，就输出该被校正的数据值，并且在至少一种数据值不一致的状态中，维持先前所输出的数据值。
- 快速检测大容量NORFlash的方法及装置-201110422997.6
- 丁岳;汪旭光;刘建志 - 天津中兴智联科技有限公司
- 2011-12-16 - 2017-05-24 - G11C29/52
- 本发明公开一种快速检测大容量NOR Flash的方法及装置，该方法包括以下步骤擦除NOR Flash的一个扇区，写入测试数据，并判断数据线是否正常；若数据线正常，则判断地址线是否正常，并在地址线不正常时返回测试失败结果；若数据线不正常，则返回测试失败结果。本发明通过只向NOR Flash空间一次性写入一组构造的测试数据，在回读校验时无须遍历整个地址空间，只需通过地址线移位的方法回读所需检测的地址空间上的数据来判断数据线和地址线是否存在开路或短路的情况，节省了大量的检测时间，达到了快速检测大容量NOR Flash的有益效果。
- 检测移动存储装置容量的方法及设备-201310446860.3
- 何博 - 北京奇虎科技有限公司;奇智软件（北京）有限公司
- 2013-09-26 - 2014-01-08 - G11C29/52
- 本发明公开了检测移动存储装置容量的方法及设备，检测移动存储装置容量的方法包括：确定测试点信息；根据所述测试点信息，在各个测试点处分别读取数据块，将读取到的各个数据块作为源数据；对读取到的源数据的各数据块进行加密处理，并将加密处理后的各数据块分别写回到各数据块对应的测试点的起始地址；读取各所述起始地址处的加密处理后的各数据块，并对读取的加密处理后的各数据块进行解密处理，将解密处理后的各个数据块作为目标数据；将各存储地址相对应的目标数据的数据块与源数据的数据块分别进行一一比对，根据比对结果确定所述移动存储装置标称容量真伪。根据本方法，可以有效识别移动存储装置容量真伪，提高识别结果的有效性。
- 一种基于字线分割的存储器多位翻转的检测方法-201310211747.7
- 杨献;谢朝辉;刘海南;蒋见花;黑勇;周玉梅 - 中国科学院微电子研究所
- 2013-05-31 - 2013-09-04 - G11C29/52
- 本发明公开了一种基于字线分割的存储器多位翻转的检测方法，该方法包括：选择粒子流速以及测试时间；FPGA板向存储器注入测试激励；以及存储器将反馈得到的数据通过串口回传到PC机，得到在存储器中所发生多位翻转的位置。利用本发明，通过测试板回传的数据就可以清楚的得到每次翻转所发生的地址和比特位置。
- 降低存储系统启动电流的系统及方法-201110320195.4
- 吴志偟 - 鸿富锦精密工业（深圳）有限公司;鸿海精密工业股份有限公司
- 2011-10-19 - 2013-04-24 - G11C29/52
- 一种降低存储系统启动电流的系统，所述存储系统包括多个扩充器与存储器，该系统包括：侦测模块，用于在存储系统启动时侦测电源供应器提供给各个存储器的电流，根据各个存储器的电流计算各个存储器的功率；判断模块，用于根据各个存储器的功率判断存储系统的功率是否大于指定值；关机模块，用于当存储系统的功率大于指定值时关闭存储系统；计算模块，用于根据各个存储器的功率安排各个存储器的启动顺序并计算各个存储器的启动时间；及存储模块，用于将各个存储器的启动时间存储至扩充器的存储区。本发明还提供一种降低存储系统启动电流的方法。本发明能够降低存储系统的启动电流，避免存储系统因供电不足而无法启动甚至损坏。
- NAND Flash芯片的数据检测装置-201220306137.6
- 粱效宁;许超明 - 内江市效率源信息安全技术有限责任公司
- 2012-06-28 - 2012-12-26 - G11C29/52
- 一种NAND Flash芯片的数据检测装置，由待测NAND Flash芯片、NAND Flash芯片控制器、中央处理器、存储器和显示器组成，所述NAND Flash芯片控制器包括第一接口、第二接口、CPU、数据缓存单元、ROM和RAM，所述NAND Flash芯片控制器通过其第一接口与待测NAND Flash芯片连接，所述NAND Flash芯片控制器通过其第二接口与中央处理器连接。本实用新型设计合理，体积小，成本低，并且测试效率高。
- 一种存储芯片检测装置-201220101630.4
- 李佳峻;涂治兵;温建云 - 四川九洲电器集团有限责任公司
- 2012-03-19 - 2012-11-21 - G11C29/52
- 本实用新型涉及存储芯片，尤其是一种从不同读写速度下检测存储芯片存储功能是否正常的存储芯片检测装置。本实用新型针对高密度封装、高集成度的存储芯片在产品研发、生产过程中，时常出现不合格品，或因批次、产地不同的芯片因某些技术参数差异而影响使用的现象，设计了一种在不同工作时钟下存储芯片的存储是否满足使用要求，从而避免了将不合格芯片焊接在电路板上后由此引产生的人力物力损失。本实用新型包括微处理芯片、存储检测装置、时钟开关控制装置，所述微处理芯片分别与存储检查装置、时钟开关控制装置连接，所述存储装置包括至少一个检测装置，所述检测装置与微处理芯片连接。本实用新型主要应用于存储芯片检测领域。
- 检测存储器元件的功能能力的方法-201180011263.7
- 佛朗哥·费拉多 - 恩德莱斯和豪瑟尔两合公司
- 2011-01-28 - 2012-11-21 - G11C29/52
- 本发明涉及一种检测存储器元件的功能性能力的方法，该存储器元件具有一栈存储器(SA)，其中该栈存储器(SA)占据该存储器元件内的一限定区域，并且其中定义了一栈存储器指针，以地址的形式显示数据正被从该位置移出或者向该位置写入的栈存储器的位置。本发明的区别特征包括：在该存储器元件中，位于一待检测存储区域之外的限定长度的一个区被划定，并被用作一辅助存储器(HS)；在用于检测存储器元件的一测试程序启动之前，该栈存储器指针的当前地址被保存，然后该栈存储器指针被分配一与该辅助存储器(HS)相关联的地址，从而在该测试程序期间，该辅助存储器(HS)被作为工作存储器；并且在该测试程序终止以后，该栈存储器指针被重新分配在测试程序启动之前显示的那个位置的地址。
- EEPROM芯片的数据检错方法-201110460025.6
- 朱旭;韩雪;孙涛;许明 - 大连现代高技术集团有限公司
- 2011-12-31 - 2012-07-04 - G11C29/52
- 本发明公开了一种EEPROM芯片的数据检错方法，其特征在于包括数据写入EEPROM芯片的操作和从EEPROM芯片读出数据的操作，数据写入EEPROM芯片的操作包括：一：向待写入第一有效数据的地址空间的后一地址空间写入第一标志位；二：将第一有效数据写入待写入地址空间；三：将第二标志位写入第一标志位所在地址空间的下一地址空间；四：将第二有效数据写入第一标志位所在地址空间，重复一至四，直到全部有效数据均写入EEPROM芯片。该方法使EEPROM芯片的各单元的写入次数均衡，从而减少了存储单元的冗余数量，存储数据有效性的判断仅在系统上电初始化时操作，因此不会增加系统业务流程的处理时间。
- 基于汉明码对静态随机存储器多位翻转进行容错的方法-201110274888.4
- 杨献;王雷;刘海南;蒋见花;黑勇;周玉梅 - 中国科学院微电子研究所
- 2011-09-16 - 2012-03-21 - G11C29/52
- 本发明公开了一种基于汉明码对静态随机存储器多位翻转进行容错的方法，该方法包括：在静态随机存储器上采用汉明码进行编解码；采用两块完全相同的带汉明码编解码的静态随机存储器实现并行输入输出；以及在该两块静态随机存储器的输出端连接一个双模输出选择电路。本发明对于高能粒子造成的SRAM多比特位翻转具有一定的容忍性，且由于无需刷新或更新，大大提高了系统的速度。
- 自适应新型内存匹配数据选通脉冲的方法-201110143881.9
- 史青 - 四川长虹电器股份有限公司
- 2011-05-31 - 2011-12-28 - G11C29/52
- 本发明涉及数据存储技术。本发明解决了现有同一系统在不同温度环境下应用新型内存和/或应用不同厂家的新型内存时易使系统出现内存溢出而崩溃的问题，提供了一种自适应新型内存匹配数据选通脉冲的方法，其技术方案可概括为：每次初始化时检测各个DDR SDRAM的高位、低位的DQS/DQ phase点得到有效点，再选取其中间值预设给环境参数。本发明的有益效果是，稳定运行，适用于使用DDR2 SDRAM和/或DDR3 SDRAM的系统。
- 错误检测方法和包括一个或多个存储器设备的系统-200980151271.4
- P·吉利厄姆 - 莫塞德技术公司
- 2009-12-10 - 2011-11-23 - G11C29/52
- 公开了一种包括一个或多个存储器设备的系统和错误检测和纠正方法。该系统的存储器设备包括用于接收包的输入。该包的第一部分可包括至少一个命令字节，且该包的第二部分可包括奇偶校验位以便于命令错误检测。该存储器设备可包括配置为基于该奇偶校验位来检测是否在至少一个命令字节中存在错误的错误管理器，和配置为将包提供到错误管理器的电路。
- 用于检验存储器的方法-201010263912.X
- 傅承煊 - 罗伯特·博世有限公司
- 2010-08-25 - 2011-04-06 - G11C29/52
- 本发明涉及一种用于检验存储器的方法，尤其是用于检验功能检验系统的功能监视存储器的方法，包括：执行(101)存储器检验例程，其中n次检验所述至少一个存储器，其中n是检验(103)的预先确定的数目；以及在经过预先确定的时间间隔之后重新执行(105)存储器检验例程。
- 降低存储器漏电流的方法与存储器存取方法-200910004734.6
- 张全仁 - 南亚科技股份有限公司
- 2009-02-23 - 2010-08-25 - G11C29/52
- 本发明提供一种降低存储器漏电流的方法。在存储器开机时，执行备用栏位检测，以找出存储器的损坏存储单元。接着根据备用栏位检测结果，切断损坏存储单元与预充电电压源间的电流路径。如此，当存储器在预充电时，损坏存储单元的位元线不会被预充电，以避免损坏存储单元的位元线与字元线之间出现漏电流。
- 用于利用乘积码来纠正非易失性存储器中的错误的系统和方法-200780029503.X
- 吴子宁;潘塔斯·苏塔迪嘉 - 马维尔国际贸易有限公司
- 2007-08-06 - 2009-08-05 - G11C29/52
- 一种用于非易失性(NV)存储器的乘积码编码器包括第一编码器，该第一编码器将数据编码到存储在NV存储器中的第一维中的码字中。乘积码编码器还包括第二编码器，该第二编码器将数据编码到存储在NV存储器中的第二维中的码字中。乘积码码字基于第一维的码字和第二维的码字。
- 具有错误校正能力和高效率的部分字写操作的存储器设备-200780022825.1
- R·A·柯勒;R·J·麦克帕特兰德;W·E·沃纳 - 艾格瑞系统有限公司
- 2007-04-26 - 2009-07-01 - G11C29/52
- 存储器设备包括存储器阵列和连接到存储器阵列的错误校正电路。存储器设备配置用于执行至少部分字写操作和读操作，部分字写操作包括读阶段和写阶段。例如通过在时钟周期内在部分字写操作的写阶段和读操作之间时分多路复用存储器阵列的位线，使得部分字写操作的写阶段与读操作在存储器设备的同一时钟周期内发生。因而，部分字写操作使得在包括或者以其他方式利用存储器设备的高级系统看来该操作只要求存储器设备的单个时钟周期。
- 专利分类
