[发明专利]直字符线反或型闪存阵列的制作方法无效
申请号: | 201010135265.4 | 申请日: | 2010-03-17 |
公开(公告)号: | CN102194758A | 公开(公告)日: | 2011-09-21 |
发明(设计)人: | 吴怡德;陈宏玮 | 申请(专利权)人: | 宜扬科技股份有限公司 |
主分类号: | H01L21/8247 | 分类号: | H01L21/8247 |
代理公司: | 北京三友知识产权代理有限公司 11127 | 代理人: | 任默闻 |
地址: | 中国台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种直字符线反或型(NOR)闪存阵列的制作方法,其是在反或型闪存阵列中的字符线完成后开始进行源极行的注入,且是在该反或型(NOR)闪存阵列的基板中形成平行于组件隔离结构的间断式注入区,每一间断式注入区使源极列与源极行上的源极接点间形成低阻抗的电性连接,再者,此种间断式的分布就算在屏蔽发生偏移时,也不造成邻近存储单元的短路与失效。 | ||
搜索关键词: | 字符 闪存 阵列 制作方法 | ||
【主权项】:
一种直字符线反或型闪存阵列的制作方法,其特征在于,所述制作方法应用于一基板上,其包含下列步骤:形成互相平行的多个组件隔离结构在所述基板上;形成互相平行的多个栅极堆栈结构在所述基板上,且与所述组件隔离结构互相垂直;形成分别位于每一栅极堆栈结构上的多个顶盖层,使其成为一直条状的字符线;形成多个源极列及多个漏极列在相邻的栅极堆栈结构间的基板中,其中,所述源极列及所述漏极列与所述栅极堆栈结构互相平行,且所述源极列及所述漏极列交替地排列于所述栅极堆栈结构之间,每一源极列具有分别位于所述组件隔离结构间的多个源极掺杂区域,每一漏极列具有分别位于所述组件隔离结构间的多个漏极掺杂区域;通过一屏蔽的安排,进行一源极行注入制造工艺,以在该基板中形成平行于所述组件隔离结构的多个间断式注入区,其中,每一间断式注入区至少涵盖所述源极列;形成分别位于每一栅极堆栈结构侧壁的多个间隙壁;形成分别位于每一漏极列上的相邻间隙壁间的多个漏极线;以及在每一漏极列上形成多个漏极接点及至少一源极接点,其中,所述接点互相绝缘隔离。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于宜扬科技股份有限公司,未经宜扬科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201010135265.4/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造