[发明专利]具有多层互连结构的半导体器件有效
| 申请号： | 200910142402.4 | 申请日： | 2007-10-26 |
| 公开（公告）号： | CN101582410A | 公开（公告）日： | 2009-11-18 |
| 发明（设计）人： | 渡边健一;中村友二;大冢敏志 | 申请（专利权）人： | 富士通微电子株式会社 |
| 主分类号： | H01L23/522 | 分类号： | H01L23/522;H01L23/528 |
| 代理公司： | 隆天国际知识产权代理有限公司 | 代理人： | 姜 燕;陈 晨 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种具有多层互连结构的半导体器件，多层互连结构至少包括第一互连层和该第一互连层上的第二互连层，第一互连层包括嵌入在第一层间绝缘膜中并构成互连图案的一部分的第一导体图案以及嵌入在第一层间绝缘膜中的第二导体图案，第二互连层包括嵌入在第二层间绝缘膜中并构成所述互连图案的一部分的第三导体图案，第三导体图案具有主体部和在与第三导体图案相同的层中从主体部延伸的延伸部，第三导体图案通过第一通路塞在延伸部的第一区域与第一导体图案电连接，延伸部在与所述第一导体图案相比更靠近所述主体部的第二区域从所述第二层间绝缘膜分出分支图案，分支图案通过第二通路塞与第二导体图案接触。本发明能抑制通路塞中的空隙聚集，提高可靠性。 | ||
| 搜索关键词： | 具有 多层 互连 结构 半导体器件 | ||
【主权项】：
1.一种具有多层互连结构的半导体器件，其特征在于：所述多层互连结构至少包括第一互连层以及在所述第一互连层之上或之下形成的第二互连层，所述第一互连层包括嵌入在第一层间绝缘膜中并且构成互连图案的一部分的第一导体图案，以及嵌入在所述第一层间绝缘膜中的作为另一导体图案的第二导体图案，所述第二互连层包括嵌入在第二层间绝缘膜中并且构成所述互连图案的一部分的第三导体图案，所述第三导体图案具有主体部以及在与所述第三导体图案相同的层中从所述主体部延伸的延伸部，所述第三导体图案通过第一通路塞在所述延伸部的第一区域与所述第一导体图案电连接，所述延伸部在与所述第一导体图案相比更靠近所述主体部的第二区域从所述第二层间绝缘膜分出的分支图案，所述分支图案通过第二通路塞与所述第二导体图案接触，所述第三导体图案的所述主体部、包括所述分支图案的所述延伸部、所述第一通路塞以及所述第二通路塞均构成镶嵌结构。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士通微电子株式会社，未经富士通微电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910142402.4/，转载请声明来源钻瓜专利网。
