[发明专利]刻蚀闪存中介电存储层的方法有效
| 申请号： | 200810040226.9 | 申请日： | 2008-07-04 |
| 公开（公告）号： | CN101621033A | 公开（公告）日： | 2010-01-06 |
| 发明（设计）人： | 李雪;许宗能;杨海玩;吴佳特 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/8247 | 分类号： | H01L21/8247;H01L21/311 |
| 代理公司： | 上海翼胜专利商标事务所(普通合伙) | 代理人： | 翟 羽 |
| 地址： | 201210*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种刻蚀闪存中介电存储层的方法，提供半导体衬底以及依次位于半导体衬底上的栅介质层、第一半导体层，位于栅介质层、第一半导体层以及半导体衬底内的浅沟槽，布置于第一半导体层与浅沟槽的远离半导体衬底表面的连续的介电存储层、第二半导体层，以及具有开口结构的硬掩模层，所述方法包括如下步骤：以硬掩模层作为阻挡层，刻蚀第二半导体层，至露出介电存储层；去除硬掩模层；去除介电存储层。本发明的优点在于，将去除硬掩模层和去除介电存储层的工艺分离，首先对硬掩模层进行腐蚀，可以降低腐蚀工艺对硬掩模层下面的第二半导体层造成的损伤，再去除介电存储层。 | ||
| 搜索关键词： | 刻蚀 闪存 中介 存储 方法 | ||
【主权项】：
1.一种刻蚀闪存中介电存储层的方法，提供半导体衬底以及依次位于半导体衬底上的栅介质层、第一半导体层，位于栅介质层、第一半导体层以及半导体衬底内的浅沟槽，布置于第一半导体层与浅沟槽的远离半导体衬底表面的连续的介电存储层、第二半导体层，以及具有开口结构的硬掩模层，其特征在于，所述方法包括如下步骤：以硬掩模层作为阻挡层，刻蚀第二半导体层，至露出介电存储层；去除硬掩模层；去除介电存储层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810040226.9/，转载请声明来源钻瓜专利网。
- 上一篇：屏蔽式瓦形漏磁永磁体磁动机
- 下一篇：一种增量销售的数据挖掘建模方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
