[发明专利]刻蚀闪存中介电存储层的方法

说明书

【技术领域】

本发明涉及集成电路制造领域，尤其涉及刻蚀闪存中介电存储层的方法。

【背景技术】

在集成电路制造领域，随着集成电路的特征尺寸不断降低，芯片集成度不断提高，传统的生产模式、工艺材料以及器件模型等均面临诸多挑战。

闪存是一种常见的存储器，主要通过介电存储层存储电荷，实现数据的存储和交换。典型的闪存芯片通常包括存储单元和控制单元。存储单元中用于实现电荷的读写和存储，因此存储单元中的栅结构具有双层介质结构和双层导电结构。而控制单元通过由若干个晶体管形成的控制电路，实现对存储单元工作状态的控制，因此控制单元中的晶体管的栅极只具有一层导电结构。现有技术中，通常是首先在半导体衬底表面形成双层介质结构，然后将控制单元区中双层介质结构中远离半导体衬底的一层刻蚀除去，使置于该介质层上下的两层导电层相互导通，从而在控制单元中形成只有一层导电结构的栅极。

附图1所示为现有技术一种在采用自对准浅沟槽隔离(STI)技术制作闪存的工艺中，刻蚀介电存储层的工艺流程图，通常包括如下步骤：步骤S10，提供半导体衬底以及依次位于半导体衬底上的栅介质层、第一半导体层，位于栅介质层、第一半导体层以及半导体衬底内的浅沟槽；布置于第一半导体层与浅沟槽的远离半导体衬底表面的连续的介电存储层、第二半导体层，以及具有开口结构的硬掩模层；步骤S11，以硬掩模层作为阻挡层，刻蚀第二半导体层，至露出介电存储层；步骤S12，以第二半导体层为阻挡层，干法刻蚀介电存储层和硬掩模层。

附图2至附图4所示为现有技术在采用自对准浅沟槽隔离(STI)技术制作闪存的工艺中，刻蚀介电存储层的实施步骤示意图。

附图2所示，参考步骤S10，提供半导体衬底100以及依次位于半导体衬底100上的栅介质层121、122、123和第一半导体层131、132、133，位于栅介质层121、122、123和第一半导体层131、132、133以及半导体衬底100内的浅沟槽111和112；布置于第一半导体层131、132、133与浅沟槽111和112的远离半导体衬底100表面的连续的介电存储层140、第二半导体层150，以及具有开口结构的硬掩模层160。

上述结构是制作闪存的过程中的中间结构，包括存储单元区A11和控制单元区A12。栅介质层121、122以及第一半导体层131、132位于存储单元区A11中，栅介质层123以及第一半导体层133位于存储单元区A12中，图形化的硬掩模层160在控制单元区A12中形成有开口，所述开口可以位于控制单元区A12中的任意位置。

附图3所示，参考步骤S11，以硬掩模层160作为阻挡层，通过位于控制单元区A12中的开口，刻蚀第二半导体层150，至露出介电存储层140。此步骤将硬掩模层160上的图形转移至第二半导体层150中。

附图4所示，参考步骤S12，以第二半导体层150为阻挡层，采用干法刻蚀的方法刻蚀介电存储层140和硬掩模层160。此步骤的主要目的在于将控制单元区A12中的介电存储层140位于开口下方的部分刻蚀除去。由于硬掩模层160的图形已经转移至第二半导体层130之中，因此需要将存储单元区A11和控制单元区A12的硬掩模层160除去。硬掩模层160与介电存储层140的材料通常都是氧化硅和氮化硅，因此，该步骤的另一个目的是将硬掩模层160除去。

上述方法中，介电存储层140与硬掩模层160采用同一步干法刻蚀工艺除去。由于在自对准STI工艺中，硬掩模层在STI结构112的上方的表面并不平整，存在凹陷，因此，第二半导体层150会发生凹陷，在后续生长硬掩模层160时，由于填补了凹陷，因此凹陷处硬掩模层160的厚度势必大于其他部位。因此，在采用干法刻蚀的情况下，要彻底除去硬掩模层160，特别是第二半导体层150发生凹陷部位的硬掩模层160，势必要延长干法刻蚀的时间，而延长刻蚀时间会对第二半导体层150的凹陷边缘的尖角部分造成一定程度的腐蚀，严重时上述位置的第二半导体层150可以全部被除去，影响后续工艺的继续进行。如附图5所示，为第二半导体层遭到破坏之后的扫描电镜照片，圈出的位置即为遭到破坏的第二半导体层。

【发明内容】

本发明所要解决的技术问题是，提供一种刻蚀闪存中介电存储层的方法，可以避免干法刻蚀介电存储层和硬掩模层的工艺中对位于硬掩模层下面的半导体层造成的损伤。