[发明专利]具有金属和多晶硅栅电极的高性能电路及其制造方法

摘要

提供了一种半导体结构及其制造方法，其中所述结构包括至少一个nFET器件区和至少一个pFET器件区，其中至少一个所述器件是减薄的含Si栅极的器件，而另一个器件是金属栅极的器件。也就是说，本发明提供了一种半导体结构，其中所述nFET或pFET器件的至少一者包括由减薄的含Si电极即多晶硅电极以及上覆的第一金属构成的栅电极叠层，而另一器件包括具有至少所述第一金属栅极但没有所述减薄的含Si电极的栅电极叠层。

主权项

1.一种半导体结构，包括：第一电介质叠层，其具有等于或大于二氧化硅的净介电常数，位于衬底的表面上且在至少一个nFET器件区内；第二电介质叠层，其具有等于或大于二氧化硅的净介电常数，位于衬底的表面上且在至少一个pFET器件区内；第一栅电极叠层和第二栅电极叠层，所述第一栅电极叠层包括位于所述第一电介质叠层或所述第二电介质叠层上的第一金属层，所述第二栅电极叠层包括具有小于60nm厚度的至少一个含Si电极以及上覆的第一金属，所述第二栅电极叠层位于不包括所述第一栅电极叠层的所述第一电介质叠层或所述第二电介质叠层上。