[发明专利]半导体装置及集成电路装置无效
| 申请号： | 200610074383.2 | 申请日： | 2006-04-14 |
| 公开（公告）号： | CN1949502A | 公开（公告）日： | 2007-04-18 |
| 发明（设计）人： | 鲁定中;陈学忠 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L23/532 | 分类号： | H01L23/532 |
| 代理公司： | 隆天国际知识产权代理有限公司 | 代理人： | 王玉双;郑特强 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种半导体装置，包括：基底；第一介电层位于上述基底上，其介电常数小于2.7；及第二介电层，位于上述第一介电层上；介层孔，位于上述第一介电层中；导线，填满于上述沟槽开口内，该导线并电性连接上述介层孔；第三介电层，位于上述第二介电层和上述导线之间；以及第四介电层，位于上述第二介电层上。上述第二介电层优选为具有超低介电常数的多孔性介电层材料，上述第二介电层的第二介电常数小于上述第一介电常数、上述第三介电常数、以及上述第四介电常数。本发明可有效的降低介电层的寄生电容值引发的信号延迟，并且可利用超低介电常数及较高介电常数的介电层材料的组合以提升其机械硬度。 | ||
| 搜索关键词： | 半导体 装置 集成电路 | ||
【主权项】：
1.一种半导体装置，包括：基底；第一介电层位于该基底上，其第一介电常数小于2.7；介层孔，位于该第一介电层中；第二介电层，位于该第一介电层上，该第二介电层具有小于该第一介电常数的第二介电常数；导线，形成于该第二介电层中，该导线从该第二介电层的上表面延伸至该第二介电层之中，并电性连接该介层孔；第三介电层，位于该第二介电层和该导线之间，且该第三介电层具有大于该第二介电常数的第三介电常数；以及第四介电层，位于该第二介电层上，且该第四介电层具有大于该第二介电常数的第四介电常数。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610074383.2/，转载请声明来源钻瓜专利网。
