[发明专利]错误检测装置和错误检测方法有效
| 申请号： | 200480024794.X | 申请日： | 2004-08-19 |
| 公开（公告）号： | CN1842966A | 公开（公告）日： | 2006-10-04 |
| 发明（设计）人： | 松田秀治;薮野宽之 | 申请（专利权）人： | 松下电器产业株式会社 |
| 主分类号： | H03M13/15 | 分类号： | H03M13/15 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 王以平 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的错误检测方法如图1所示那样，在对以没有连续性的排列输入的对象符号序列进行综合特征计算的同时，对该以没有连续性的排列输入的对象符号序列，一边跳过数据使得该符号序列的排列具有连续性地修正该数据间的连续性一边进行第一错误检测符号计算，根据在上述综合特征计算中得到的综合特征，计算上述对象符号序列的错误数据位置和错误数据数值，根据该错误数据位置和错误数据数值，只对上述对象符号序列中的上述错误数据位置再次进行第二错误检测符号计算，使用该计算结果，更新上述第一错误检测符号计算的计算结果，由此同时进行以没有连续性的排列输入的ECC处理和EDC计算处理。 | ||
| 搜索关键词： | 错误 检测 装置 方法 | ||
【主权项】：
1.一种错误检测装置，具有针对由分别由矩阵状的数据组成的多个扇区构成的对象符号序列进行综合特征计算的综合特征计算器，并在对该对象符号序列进行错误订正电路的错误订正处理的同时，以上述扇区为单位对该对象符号序列进行错误检测，其特征在于包括：计算上述对象符号序列的错误检测符号的错误检测符号计算电路；进行以下的跳过计算的错误检测符号跳过计算电路，即在以没有连续性的排列输入了上述对象符号序列时，跳过数据使该符号序列的排列连续，而修正数据间的连续性；控制与上述综合特征计算同时进行的上述错误检测符号计算电路或错误检测符号跳过计算电路的第一错误检测符号计算处理的第一错误检测控制电路；在上述错误订正处理后，根据通过该错误订正处理得到的错误数据位置和错误数据数值，控制只对该错误数据位置所示的数据进行的第二错误检测符号计算处理，同时根据该第二错误检测符号计算处理的计算结果，控制用于更新上述第一错误检测符号计算处理的计算结果的更新处理的第二错误检测控制电路；保存上述错误检测符号计算电路和上述错误检测符号跳过计算电路的计算结果的存储器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于松下电器产业株式会社，未经松下电器产业株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200480024794.X/，转载请声明来源钻瓜专利网。
- 上一篇：使用骨传导装置的携带式电话机
- 下一篇：磁耦合泵装置
- 同类专利
- 一种新型的DNA存储编码方法-202211360991.5
- 刘姝;史祥瑞 - 电子科技大学;电子科技大学长三角研究院（湖州）
- 2022-11-02 - 2023-10-20 - H03M13/15
- 本发明公开一种新型的DNA存储编码方法，涉及信道编码技术领域。包括：步骤一、定义GC‑全局平衡并构造四元(n
- 极性码的编码方法和编码装置-201910582426.5
- 沈晖;李斌 - OPPO广东移动通信有限公司
- 2014-12-22 - 2023-10-13 - H03M13/15
- 本发明公开了一种极性码的编码方法和编码装置。该方法包括：将广播信令的M个预留比特分别映射到极性码的K个信息比特中的可靠性低的M个信息比特，将广播信令的剩余比特映射到K个信息比特中的剩余信息比特，得到映射后的比特，其中，MK，且M与K均为正整数；对映射后的比特进行极性码编码，得到编码后的编码比特。本发明实施例能够提高广播信令传输的可靠性。
- 基于RS码的编解码方法、装置、计算机设备及存储介质-202310681268.5
- 侯韩旭;谭世铖;李萍萍 - 东莞理工学院
- 2023-06-09 - 2023-10-03 - H03M13/15
- 本发明提供了一种基于RS码的编解码方法、装置、计算机设备及存储介质。通过获取待构造RS码并确定待构造RS码的第一校验码字、第二校验码字和第三校验码字；对于输入的待编码的信息向量生成校正因子，并基于校正因子及其中间结果，确定第一校验码字、第二校验码字和第三校验码字的编码结果；所述校正因子、中间结果是基于所述信息向量的元素进行加法或乘法操作获得；返回编码后的RS码。相比于现有技术，通过在RS码编码时，通过计算快速校正子，利用中间计算结果，来计算校验码字的结果，减少乘法次数，从而降低编码复杂度；将RS码构造在商环上，利用环的性质，将多项式乘法转换为多项式系数的循环移位，消除了访问内存的操作，提高了编码性能。
- 用于纠错的电路及其方法-201910218505.8
- 请求不公布姓名 - 博通集成电路（上海）股份有限公司
- 2019-03-21 - 2023-09-29 - H03M13/15
- 一种用于纠错的电路，包括第一RS校验子生成器，被配置为根据要解码的接收码元流为RS(n，k)码产生第一RS校验子，其中k和n分别是要解码的接收码元流中的数据码元数和代码码元总数；第一判决单元，通信地耦合到第一RS校验子生成器，并且被配置为确定第一RS校验子中是否存在至少N个的码元等于0，其中N与RS(n，k)码的码距有关；以及通信地耦合到第一判决单元的第一加法器，并且被配置为如果第一RS校验子中存在至少N个码元等于0，则通过将第一RS校验子加到要解码的接收码元流来输出纠正解码码字。
- 一种BCH译码方法、装置、存储介质及电子设备-202010592223.7
- 朱志敏 - 湖南国科微电子股份有限公司
- 2020-06-24 - 2023-09-26 - H03M13/15
- 本申请提出了一种BCH译码方法、装置、存储介质及电子设备。其中，种子码字组包含至少1组能够生成其他相关码字的种子码字，从而可以依据种子码字组获取与待译码数据匹配的相似码字，再将相似码字作为待译码数据的译码结果。相对于现有技术需要保存所有可能的码字，本申请方案中，仅仅需要保存有限组的种子码字，从而节省了存储空间，进一步地，节省了芯片的面积。
- 一种RS高速编码电路-202011386791.8
- 张丽果;张英杰;惠颖昭;谭竞轩;杜慧敏;曾泽沧 - 西安邮电大学
- 2020-12-01 - 2023-09-22 - H03M13/15
- 为解决现有技术应用RS编码时编码效率低的技术问题，本发明提供了一种RS高速编码电路，包括输入仲裁模块、第一编码电路、第二编码电路、输出仲裁模块；第一编码电路、第二编码电路结构相同，二者之间通过输入仲裁模块和输出仲裁模块按照节拍、相互配合切换进行数据处理，实现RS编码。本发明对输入数据作并行化处理，将输入数据划分成并行的预定数目路数据，提高了电路编码效率；利用乒乓电路设计思想，提高了编码硬件电路时序；采用定乘数的伽罗华域乘法器，将伽罗华域乘法运算中输入数据符号与固定乘数的乘法形式，转换为输入数据符号自身进行不同位比特异或的形式，从而求积，该乘法器的使用节省了逻辑资源，提高了电路的最大工作频率。
- 一种译码方法及相关设备-202180088913.1
- 唐念歧;韩永祥 - 华为技术有限公司
- 2021-04-27 - 2023-09-12 - H03M13/15
- 本申请实施例提供了一种译码方法及相关设备，用于通过分治策略简化求解错误位置多项式和错误值多项式的过程，提升对RS码进行纠错的处理效率。在该方法中，确定第一数据的伴随式，该第一数据为基于里德‑索洛蒙RS码编码后的数据，其中，该伴随式、错误位置多项式和错误值多项式之间满足第一关联关系，该第一关联关系的维度为ρ；根据该伴随式确定ρ个元素对；基于分治策略对该ρ个元素对进行分解，得到至少两个部分元素对；根据该至少两个部分元素对和该第一关联关系确定该错误位置多项式和该错误值多项式；根据该错误位置多项式和该错误值多项式对该第一数据进行纠错，得到纠错后的数据。
- 一种处理数据错误的方法和装置-202180089428.6
- 邱贤文 - 华为技术有限公司
- 2021-03-12 - 2023-09-12 - H03M13/15
- 一种处理数据错误的方法和装置，涉及芯片技术领域，能够降低数据纠错过程中的延时，减少功耗浪费。其方法为：对第一错误位置多项式执行迭代计算，得到第一错误位置多项式中各项的第一系数值，第一错误位置多项式用于计算第一码字中错误符号的错误位置；m为大于或等于1的整数；当各项的第一系数值中，从第m+2项开始，每一项的系数值均为0时，控制对第一错误位置多项式的迭代计算结束，并确定第一码字中错误位置的数量为m。所述方法和装置用于接收端对接收到的码字进行纠错。
- 存储系统和控制存储系统的方法-202310201014.9
- 迪克拉·夏皮罗;阿密特·伯曼;阿里尔·道布恰克 - 三星电子株式会社
- 2023-03-02 - 2023-09-12 - H03M13/15
- 公开了存储系统和控制存储系统的方法。用于对通用级联码(GCC)码字进行解码的装置包括：缓冲器；以及至少一个处理器，被配置为：获得GCC码字；基于多个帧计算多个内部校验子；基于所述多个帧来计算多个增量校验子组；基于所述多个增量校验子组确定多个外部校验子；将所述多个内部校验子和所述多个外部校验子存储在缓冲器中；基于存储在缓冲器中的所述多个内部校验子对所述多个帧执行内部解码；基于内部解码的结果更新存储在缓冲器中的至少一个外部校验子；基于更新的至少一个外部校验子对所述多个帧执行外部解码；以及基于内部解码的结果和外部解码的结果，获得与GCC码字对应的解码信息位。
- 一种联合信源信道任意时刻编码系统的渐近性能分析方法-202310421203.7
- 邓莉;史治平;李如晗 - 电子科技大学长三角研究院（湖州）;电子科技大学
- 2023-04-17 - 2023-09-08 - H03M13/15
- 本发明属于渐进性能分析技术领域，具体来说是涉及一种联合信源信道任意时刻编码系统的渐近性能分析方法。本发明目的是提出一种用于分析基于SC‑RA码的联合信源信道任意时刻编译码系统的渐近性能数值分析方法，包括任意时刻传输特性、译码门限以及译码复杂度。本发明的方法首先初始化系统的参数，设置最大迭代次数和互信息，然后通过更新信道节点并统计互信息更新次数，在信道译码收敛后获得译码门限，最后在达到最大迭代次数后得到系统性能的相关指标参数。
- 一种抗辐射RS码译码电路-201911378536.6
- 王佩;乐立鹏;安印龙;方新嘉;魏星;权晶;楚晓梅;陈战;王兆辉;王琰 - 北京时代民芯科技有限公司;北京微电子技术研究所
- 2019-12-27 - 2023-08-29 - H03M13/15
- 本发明公开了一种抗辐射RS码译码电路，包括：伴随式计算模块，用于对接收到的码字R(x)进行计算，得到伴随多项式S(x)；关键方程求解模块，用于对伴随多项式S(x)进行关键方程求解，得到错误位置多项式Λ(x)和错误值多项式ω(x)；错误图案搜索模块，用于计算得到错误位置和错误位置对应的错误值；数据缓存模块，用于对接收到的码字R(x)进行缓存；纠错输出模块，用于读取数据缓存模块中缓存的码字R(x)，根据错误图案搜索模块计算得到的错误位置和错误位置对应的错误值对读取的缓存的码字R(x)进行纠错，并输出码字C。本发明所述的抗辐射RS码译码电路，缩小了电路面积、降低了电路功耗，在提高电路性能的同时还增强了电路的可靠性。
- 一种基于深度学习的参数自适应RS码译码方法-201910861946.X
- 梁煜;安翔宇;张为 - 天津大学
- 2019-09-12 - 2023-08-29 - H03M13/15
- 本发明涉及一种基于深度学习的参数自适应RS码译码方法，包括下列步骤：对信息序列X进行RS码编码，得编码后的信息序列u；对信息序列u进行BPSK调制，得到传输序列s；传输序列通过高斯白噪声信道后得到接收序列y；再利用接收序列y构造可靠度矩阵，并计算得到可靠度序列R；将可靠度序列R分为训练集与测试集；进行神经网络的训练；针对R的训练集与对应的接收序列y，使用不同η值的LCC译码算法分别进行测试，找到与训练集接收序列y一一对应的η最优解；以SNR和可靠度序列R为输入，以测试得到的最小η值为分类标签，两者共同形成神经网络训练的数据集。
- 一种基于极化码的BPL译码方法及装置-201911022459.0
- 张川;任雨青;张琪;尤肖虎 - 网络通信与安全紫金山实验室
- 2019-10-25 - 2023-08-25 - H03M13/15
- 本发明实施例公开了一种基于极化码的BPL译码方法及装置，涉及通信技术领域，能够提升译码性能。本发明包括：将待译码信息输入译码器后，更新R层的信息位值；将待译码信息导入预先构建的译码路径，得到第一译码信息；对所述第一译码信息进行循环冗余校验(CRC)，得到第二译码信息并由所述译码器输出。本发明适用于极化码的译码。
- 解码BCH编码码字的系统和方法-201910223920.2
- 古方如;蓝祐诚;赵文璋;张元茂 - 英韧科技（上海）有限公司
- 2019-03-22 - 2023-08-25 - H03M13/15
- 本申请涉及解码博斯‑查德胡里‑霍昆格母(Bose‑Chaudhuri‑Hocquenghem，BCH)编码码字的方法和系统。所述方法可以包括通过数据信道接收码字；在第一时间间隔期间，确定所述码字的至少两个校验子值；在所述第一时间间隔期间，确定一组初始元素；根据所述至少两个校验子值生成错位多项式，所述错位多项式表示所述码字中的一个或以上错误；根据所述一组初始元素，评估所述错位多项式以识别与所述码字中的所述一个或以上错误相对应的一个或以上错误位置；以及根据所述一个或以上错误位置，校正所述码字。本申请通过在所述第一时间间隔期间确定所述一组初始元素，可以在评估所述错位多项式的阶段中节省延迟。
- 发送设备和接收设备-202110185057.3
- 郑鸿实;明世澔;金庆中 - 三星电子株式会社
- 2014-06-13 - 2023-08-22 - H03M13/15
- 提供了一种发送设备和接收设备。编码包括低密度奇偶校验(LDPC)编码器，基于奇偶校验矩阵对输入比特执行LDPC编码以产生由64,800个比特形成的LDPC码字，其中，奇偶校验矩阵包括信息字子矩阵和奇偶子矩阵，信息字子矩阵由每个包括360个列的多个列块形成，奇偶校验矩阵和信息字子矩阵由表示在每一个第360列中存在的值一(1)的位置的各种表所定义。
- 数据译码方法、装置及电子设备-202010159619.2
- 邱昊;赵叶星;陆连伟 - 北京华力创通科技股份有限公司
- 2020-03-09 - 2023-08-18 - H03M13/15
- 本发明提供了一种数据译码方法、装置及电子设备，该方法包括：获取通信系统发送的编码数据集合；从编码数据集合中截取出目标数据集合；其中，目标数据集合为编码数据集合的子集；计算目标数据集合中每个数据的译码路径度量值；基于译码路径度量值对编码数据集合进行译码，得到编码数据集合的译码结果。本发明可以减少译码所需时长，从而提高对数据进行译码的效率。
- 基于BCH码的译码方法及相关设备-202310308562.1
- 牛凯;韩雨欣;李炫钰 - 北京邮电大学
- 2023-03-27 - 2023-07-28 - H03M13/15
- 本申请提供一种基于BCH码的译码方法及相关设备。所述方法包括：对接收序列进行置换变换，得到第一序列；其中，所述接收序列表征经过信道后的BCH码序列；对所述第一序列中预设个数的目标比特进行硬判决得到硬判决序列；其中，所述目标比特是根据计算得到的可靠性而确定的；根据所述第一序列和所述硬判决序列，确定第一错误图样；按照所述第一错误图样对所述硬判决序列进行比特翻转，得到第二序列；根据所述第二序列进行约束条件的判断，响应于确定满足所述约束条件，根据所述第二序列得到译码结果。本申请的方案，可以针对BCH码更准确地找到正确的译码结果，提升了译码的性能，并且可以有效降低译码的复杂度。
- 面向DNA存储系统的约束码和纠错码融合随机编码方法-202211630849.8
- 何宣;王彤;刘亚娟;唐小虎 - 西南交通大学
- 2022-12-19 - 2023-07-21 - H03M13/15
- 本发明公开了一种面向DNA存储系统的约束码和纠错码融合随机编码方法，具体为：1)初始化约束参数(∈,l)，预设t
- 一种降低存储资源的极化码编码方法与装置-202310440329.9
- 王中风;胡曼;周杨灿 - 南京大学
- 2023-04-23 - 2023-07-18 - H03M13/15
- 本发明提供了一种降低存储资源的极化码编码方法与装置，所述方法包括：只使用一块内存，采用地址二级映射进行极化码编码，所述采用地址二级映射进行极化码编码是指：在进行一列编码时，从内存中一地址读取该列的输入数据，编码完成后再写回到内存的原地址中，读地址和写地址相同。本发明在地址二级映射方案基础上构造了极化码编码装置，与传统编码装置相比，可有效降低硬件资源消耗，此处专指存储单元所需面积减少一半；任意码长的极化码，只要其母码长度N、计算单元并行度P均为2的幂次，都可采用本发明中的地址二级映射方案来实现极化码编码装置。
- 用于BCH软解码的方法及执行该方法的设备-202211410889.1
- A.多尔;Y.沙尼;A.杜博查克;A.伯曼 - 三星电子株式会社
- 2022-11-11 - 2023-07-11 - H03M13/15
- 提供了一种用于Bose‑Chaudhuri‑Hocquenghem(BCH)软错误解码的方法及执行该方法的设备。该方法包括：接收码字x，其中所接收的码字x对于某一r≥1具有τ＝t+r个错误；计算仿射空间V＝{λ(x)∈F[x]:λ(x)·S(x)＝λ’(x)(mod x
- 一种基于RS纠删码的快速译码方法、服务器及存储介质-202310389839.8
- 高娜;陈静静;孙华锦;陈翠兰 - 山东云海国创云计算装备产业创新中心有限公司
- 2023-04-07 - 2023-07-07 - H03M13/15
- 本发明提出了一种基于RS纠删码的快速译码方法、服务器及存储介质，其中，方法包括：获取错误数据及对应的错误图样，其中，错误数据为采用RS编码处理后在传输中出现错误的数据列向量；通过监督矩阵对错误数据进行检验获得错误数据的伴随矩阵；根据伴随矩阵、错误图样中的删除位以及监督矩阵之间的恒等关系构建删除值方程；对删除值方程中的用于RS编码的特征矩阵进行多项式展开，获得关于多项式系数的删除值计算公式；通过硬件并行运算多个删除值计算公式以同步获得多个删除值。本发明方法不需要对矩阵求逆，且在校验位发生删除的情况下，不需要通过生成矩阵重新编码，大大减少了运算量，降低了运算复杂度，能够明显加快RS纠删码的译码速度。
- 用于三冗余或四冗余的MDS阵列码编码方法-202310302871.8
- 孙奇福;马兰;翟哲;金晟;阳小龙 - 北京科技大学
- 2023-03-23 - 2023-06-30 - H03M13/15
- 本发明公开了一种用于三冗余或四冗余MDS阵列码编码方法，涉及数据编码技术领域中阵列码的编码方法，其包括以下步骤：获取k个原始数据包；获取每个原始数据包m
- 连续变量量子密钥分发自适应协调方法-202011299344.9
- 张梅香;窦寅;黄誉霆 - 扬州大学
- 2020-11-18 - 2023-06-30 - H03M13/15
- 本发明公开了一种连续变量量子密钥分发自适应协调方法，发送端与接收端共享相干态信息；由接收端生成原始密钥信息并进行编码、调制，并将调制后的信息每d位组成一组向量，与归一化后的相干态信息进行d维的映射处理，得到两者的映射关系；发送端根据映射关系计算信道对数似然比，并将信道对数似然比送入系统码译码器，得到译码结果；对译码结果进行CRC校验，若校验成功，本次译码结束；否则，分批次的发送冻结位信息，将新建冻结位和原先拥有的译码信息结合重新译码，直到校验成功或达到最大循环次数。本发明简单有效，易于操作。利用系统极化码的构造特点，极大的提升了自适应协议的性能，在低信噪比下，依然可以获得很好的传输效果。
- 一种通信系统中的通用纠错译码方法-202310299394.4
- 周志刚;薛晓娜;赵靖宇;倪建功;林叶江;裴豆 - 杭州电子科技大学
- 2023-03-24 - 2023-06-23 - H03M13/15
- 本发明公开了一种通信系统中的通用纠错译码方法，S1、将传输过程中可能的噪声序列按照其出现的概率降序排列，得到一个噪声序列表；S2、将待发送的信息序列通过信道纠错编码得到编码信息序列，并进行符号映射和射频调制得到调制信号；S3、产生码本，所述码本为当前编码方式下所有码字；S4、将调制信号经过物理信道传输，并耦合上加性高斯白噪声信号，得到接收信号；S5、对接收信号进行射频解调和符号解映射，得到待译码信息序列；S6、对待译码信息序列进行译码，得到译码结果；S7、遍历噪声序列表后仍未译码，则原信息序列作为译码结果。该方法建立一种通用译码算法架构，实现多种编码的译码工作，不仅误码率有所保障，并且有效提高了译码效率。
- 一种减少极化码连续对消表译码算法译码延迟的方法及装置-202010288566.4
- 刘星成;彭云龙;杨栋 - 中山大学
- 2020-04-14 - 2023-06-20 - H03M13/15
- 本发明提供了一种减少极化码连续对消表译码算法译码延迟的方法及装置，所述方法及装置涉及通信领域，其中，所述方法包括：根据待译码码字的码长和码率以及信噪比获取译码关键集并初始化删除阈值，同时确定提前进行CRC校验的比特位置；使用译码关键集进行辅助判断SCL译码算法中路径是否应该进行路径扩展；利用删除阈值对SCL额外的路径进行删除。解决了在降低SCL串行译码延迟及计算复杂度的同时会受到较大的纠错性能损失的问题。
- 一种用于BCH译码器的迭代电路及实现方法-202310111692.6
- 周斌;陈威;刘艳 - 航天科工空间工程网络技术发展（杭州）有限公司
- 2023-02-14 - 2023-06-09 - H03M13/15
- 本发明实施例公开了一种用于BCH译码器的迭代电路及实现方法。在一具体实施方式中，该方法包括p并行度伴随式计算电路、关键方程解算电路、错误检测电路和错误校正电路；其中所述p并行度伴随式计算电路，用于根据接收n个输入数据的单个伴随式计算电路和平方计算电路得到输入数据的伴随式；所述关键方程解算电路，用于根据控制电路和处理单元模块电路得到错误位置多项式；所述错误检测电路，用于根据乘法电路检验对应位置是否有误；所述错误校正电路，用于根据存储电路和校正电路对有误的所述对应位置进行校正得到BCH译码。该实施方式使得计算复杂度大为降低，进而降低了硬件实现的复杂度。
- 一种BCH码高效并行编解码方法-202310192640.6
- 蔡一茂;周新宇;赵铭;王宗巍;胡伟 - 北京大学
- 2023-02-24 - 2023-06-02 - H03M13/15
- 本发明提供了一种BCH码高效并行编解码方法，属于存储器和纠错编码领域中的BCH编解码电路实现技术领域。本发明与以往查表法不同的是，对于n位编码字长度、k位数据位、t位纠错能力的(n，k，t)BCH码，本发明只需要存储k个n‑k位校验矩阵列向量的值，通过这k个n‑k位校验矩阵列向量与S伴随式值进行t轮按位异或，由按位异或值得出接收码字所对应的差错图样，并加以纠正。本发明属于硬件层面的编码和译码实现，可在一拍内完成，减少迭代算法带来的多拍译码延时，实现了BCH编译码的并行化，同时简化了编译码过程，实现资源占用的减少。
- 一种纠错码的译码方法、装置、设备及介质-202211741382.4
- 柴森 - 紫光同芯微电子有限公司
- 2022-12-30 - 2023-05-30 - H03M13/15
- 本申请公开了一种纠错码的译码方法、装置、设备及介质，该方法包括：获取纠错码对应的伽罗华域方程，其中，纠错码总长为预设位数。然后根据伽罗华域方程确定纠错码译码后的多个错误位置对应的目标关系式，该目标关系式是基于韦达定理推导得到的。基于目标关系式以及纠错码的预设位数，确定第一遍历范围，然后在第一遍历范围所包括的取值中，确定第一错误位置。最后基于目标关系式以及第一错误位置，确定第二错误位置。通过本申请实施例所提供的纠错码的译码方法，可以基于伽罗华域方程以及韦达定理的应用，减小确定错误位置的遍历范围，无需遍历所有可能的取值，可以减少译码过程中的计算量，降低复杂度。
- 一种BCH译码器及其译码方法、ECC系统-201811283752.8
- 王颀;李子夫;霍宗亮;叶甜春 - 中国科学院微电子研究所
- 2018-10-31 - 2023-05-23 - H03M13/15
- 本发明提供了一种BCH译码器及其译码方法、ECC系统，纠错能力控制模块根据预先获得的误码率控制伴随式计算模块中具有相应纠错能力的伴随式计算单元处于工作状态、控制错误位置方程生成模块进行相应迭代次数的运算，错误个数判断模块根据错误位置方程生成模块输出的错误位置多项式方程的系数，获得待译码数据中包含的错误的个数，并将错误的个数输出至纠错能力控制模块，纠错能力控制模块根据错误的个数控制错误位置求解模块中相应个数的钱搜索运算单元处于工作状态，也就是说，本发明可以根据预先获得的误码率灵活设定BCH译码器的纠错能力，大幅度降低了BCH译码器和ECC系统的功耗。
- 一种RS译码结果的判定方法、装置、设备和存储介质-202211611243.X
- 冯磊 - 裕太微（上海）电子有限公司
- 2022-12-13 - 2023-05-16 - H03M13/15
- 本文提供了一种RS译码结果的判定方法、装置、设备和存储介质，其中方法包括：接收当前帧的信号，得到当前帧的接收信号多项式；根据所述接收信号多项式，得到当前帧的伴随式，所述伴随式用于表征当前帧的信号中的误码信息；根据所述伴随式，得到当前帧的误码位置多项式；根据所述误码位置多项式，得到误码的位置；对所述误码的位置进行计数，得到误码的位置数目；比较所述误码位置多项式的次数与误码的位置数目，得到比较结果；根据所述比较结果确定RS译码结果的效用。本文能够提高判定的效率且节省计算资源。
- 专利分类
