[发明专利]非易失性存储单元的均匀位线交连

摘要

本发明提供一种存储单元阵列，此存储单元阵列包含多个存储单元，各存储单元通过M条字线与M条位线(224)的栅格而互联，其中，M＝2，3，4，5，…，并且M条位线(224)中的每一条均隐埋。该阵列还包含多个接头(228)，其中N条字线中的每一条，N＝1，2，3，…，均形成多个接头(228)中的一个接头，其中，多个接头(228)中的每一个均覆盖多个存储单元中的一个不同的栅极(229)。交连带(231)将隐埋位线(224)的其中一条连接至位于多个接头(228)的其中一个的下方的栅极(229)，并且每P条字线即形成一个选择晶体管(232)，其中P大于N。

主权项

1.一种存储单元阵列，包括：多个存储单元，该存储单元通过M条字线与M条位线(224)的栅格互联，其中，M＝2，3，4，5，…，其中，该M条位线的每一条均隐埋；多个接头(228)，其中每N条字线即形成所述多个接头(228)中的一个接头，N＝1，2，3，…，其中所述多个接头(228)中的每一个均覆盖所述多个存储单元中、不同的其中一个存储单元的栅极(229)；一交连带(231)，其将所述隐埋位线(224)中的一条连接至栅极(229)，该栅极(229)位于所述多个接头(228)中的一个的下方；以及一选择晶体管(232)，每P条字线即形成一个该选择晶体管(232)，其中P大于N。