“X·田”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果15个，建议您升级VIP下载更多相关专利

[发明专利]在图形处理单元的子核的私有高速缓存中执行全局存储器原子性-CN202210692875.7在审
发明人： J·雷;P·R·欣德;Y·齐;A·R·阿普;X·田;V·兰加纳坦;B·J·阿什博 -专利权人：英特尔公司
申请日： 2022-06-17 - 公布日： 2023-01-24 - 主分类号： G06T1/40 文献下载
摘要：实施例涉及用于在GPU的子核的私有高速缓存中执行全局存储器原子性的系统和方法。GPU的实施例包括多个子核，每个子核包括加载/存储流水线。加载/存储流水线可操作用于：接收指定要在加载/存储流水线的主数据高速缓存内执行的原子性操作的信息。加载/存储流水线还可操作用于：将要由原子性操作修改的数据从由多个子核共享的存储器层级结构读取到主数据高速缓存中。加载/存储流水线进一步可操作用于：通过基于原子性操作修改主数据高速缓存内的数据来产生原子性操作的原子性结果。
图形处理单元私有高速缓存执行全局存储器原子

[发明专利]形成多孔三维(3D)制品的方法-CN201880031560.X有效
发明人： J·普洛特;H·H·里斯;A·J·施;X·田;H·王;朱弼忠 -专利权人：美国陶氏有机硅公司;密歇根大学董事会
申请日： 2018-03-30 - 公布日： 2022-08-23 - 主分类号： B29C64/118 文献下载
摘要：本发明公开了一种形成多孔三维(3D)制品的方法。所述方法包括(I)利用装置(10)的喷嘴(12)在基底(16)上打印第一组合物，以形成包含所述第一组合物的至少一根第一长丝(14)，(II)选择性地控制所述距离和/或所述速度，使得所述至少一根第一长丝盘绕在所述基底上以在所述基底上形成第一层，所述第一层包含盘绕长丝，对于任一个或多个附加的层，任选地用独立地选择的一种或多种组合物重复步骤I)和II)，以及(III)使所述一个或多个层暴露于凝固条件。本发明还公开了一种根据所述方法形成的多孔三维(3D)制品。
形成多孔三维制品方法

[发明专利]分层线程调度-CN202011534900.6在审
发明人：江宏;S·加纳珀菲;X·田;付方文;J·瓦莱里奥 -专利权人：英特尔公司
申请日： 2020-12-23 - 公布日： 2021-12-07 - 主分类号： G06F9/48 文献下载
摘要：本发明标题为“分层线程调度”。本文所述示例涉及图形处理设备，其包括存储器装置以及耦合到存储器装置的图形处理单元(GPU)，GPU可被配置成：执行指令线程；确定信号屏障是否与指令线程相关联；对于与指令线程相关联的信号屏障，确定信号屏障是否被清除；以及基于信号屏障被清除，允许与信号屏障标识符相关联的任何等待指令线程开始执行，但不允许不与信号屏障标识符相关联的任何等待线程开始执行。在一些示例中，信号屏障包含信号屏障标识符。在一些示例中，信号屏障标识符是多个值之一。在一些示例中，网关被用于接收信号屏障标识符的指示并且基于与信号屏障相关联的清除条件被满足来选择性地清除与信号屏障标识符相关联的等待指令线程的信号屏障。
分层线程调度

[发明专利]图形处理单元处理和高速缓存改进-CN202011270241.X在审
发明人： S·马余兰;D·比拉吉;J·雷;S·雅努什;S·加哈吉达;B·英斯科;L·徐;A·R·阿普;J·霍兰;V·兰甘纳坦;N·卡布拉斯欧斯;A·考克;X·田;路奎元;C·王 -专利权人：英特尔公司
申请日： 2020-11-13 - 公布日： 2021-05-18 - 主分类号： G06T1/20 文献下载
摘要：本申请公开了图形处理单元处理和高速缓存改进。本文中的实施例总体上涉及与关于GPU处理/高速缓存的功率、等待时间、带宽和/或性能问题有关的改进。根据一个实施例，系统包括产生方知识产权(IP)(例如，媒体IP)、计算核(例如，GPU或GPU的AI专用核)、在逻辑上插入在产生方IP与计算核之间的流式缓冲器。产生方IP可操作用于消耗来自存储器的数据并将结果输出到流式缓冲器。计算核可操作用于基于从流式缓冲器消耗的数据执行AI推断处理，并将AI推断处理结果输出到存储器。
图形处理单元高速缓存改进

[发明专利]用于嵌入式存储器和计算元件的错误检测和控制的系统和方法-CN202011270975.8在审
发明人： V·兰甘纳坦;J·雷;A·R·阿普;N·卡布拉斯欧斯;L·徐;S·马余兰;A·考克;N·马塔姆;J·霍兰;B·英斯科;S·加哈吉达;S·雅努什;D·比拉吉;X·田 -专利权人：英特尔公司
申请日： 2020-11-13 - 公布日： 2021-05-18 - 主分类号： G06T1/20 文献下载
摘要：本申请公开了用于嵌入式存储器和计算元件的错误检测和控制的系统和方法。公开了装置，这些装置包括具有用于高速缓存存储器或共享存储器的错误检测校正逻辑的图形处理单元、图形多处理器或图形处理器。在一个实施例中，图形多处理器包括用于存储数据的高速缓存或本地存储器、以及与该高速缓存或本地存储器集成或耦合至该高速缓存或本地存储器的错误检测校正电路。错误检测校正电路配置成对高速缓存或本地存储器的数据执行标签读取以校验错误检测校正信息。
用于嵌入式存储器计算元件错误检测控制系统方法

[发明专利]基于循环分割或索引阵列的循环并行化-CN201180061439.X有效
发明人： J·林;N·拉维;X·田;J·L·吴;R·V·瓦利乌林 -专利权人：英特尔公司
申请日： 2011-12-19 - 公布日： 2013-09-04 - 主分类号： G06F9/38 文献下载
摘要：描述了基于循环分割和/或索引阵列来提供循环并行化的方法和装置。在一个实施例中，基于误推测信息，生成与原始循环相对应的一个或多个分割循环。在其它实施例中，基于索引阵列，从原始循环中生成多个子循环。此外，还描述了其它实施例。
基于循环分割索引阵列并行

[发明专利]利用同步开销以改善多线程性能的机制-CN201110156959.0有效
发明人： N·英赖特;J·科林斯;P·王;H·王;X·田;J·沈;G·肖弗;P·哈马伦德 -专利权人：英特尔公司
申请日： 2006-03-01 - 公布日： 2011-09-14 - 主分类号： G06F9/48 文献下载
摘要：本发明涉及利用同步开销以改善多线程性能的机制。本发明公开了可启动其它线程的、用于可编程事件驱动放弃机制的方法、设备、及程序工具。在一个实施例中，设备包括执行多个指令的执行资源以及检测和同步对象相关的长延迟事件的事件检测器。该事件检测器可以响应于和该同步对象相关的长延迟事件而引发第一线程切换。该设备还包括旋转检测器，该检测器检测该同步对象是否为受争夺的同步对象。该旋转检测器可响应于检测到受争夺的同步对象而引发第二线程切换，从而启动旋转检测响应。
利用同步开销改善多线程性能机制

[发明专利]基于编译器的用户级线程调度优化-CN200680044471.6有效
发明人： S·－W·廖;R·N·拉克维克;R·A·汉金斯;H·王;G·吴;G·吕;X·田;P·M·彼得森;S·沙;T·迪普;J·沈;G·钦亚 -专利权人：英特尔公司
申请日： 2006-11-16 - 公布日： 2008-12-03 - 主分类号： G06F9/48 文献下载
摘要：描述用于在没有操作系统干预下调度用户级OS独立“微程”的方法、设备和系统实施例。对于至少一个实施例，通过调度器例行程序而不是通过操作系统来调度微程用于执行。调度器例行程序可以从编译器接收由编译器生成的提示。编译器提示可以在没有用户提供的杂注的情况下由编译器生成，并且可以经由API类接口传递给调度器例行程序。该接口可以包括由编译器维护的调度提示数据结构。还描述了其它实施例并对这些实施例要求权利。
基于编译器用户线程调度优化

[发明专利]用户级线程的调度优化-CN200680035351.X无效
发明人： R·拉克维克;R·汉金斯;H·王;T·迪普;X·田;D·阿姆斯特隆;J·沈;G·钦亚;S·考什基;B·比比;R·帕特尔;P·彼得森 -专利权人：英特尔公司
申请日： 2006-09-22 - 公布日： 2008-09-24 - 主分类号： G06F9/48 文献下载
摘要：在没有操作系统的干预下调度用户级OS独立“微程”的方法、设备和系统实施例。对于至少一个实施例，调度器例行程序而非操作系统调度微程来执行。调度器例行程序驻留在用户空间并可以是运行时库的一部分。该库还可以包括监视微程化程序的执行并基于微程相关性信息向调度器提供调度提示的监视逻辑。此外，调度器还可以通过将有关系统的线程执行硬件的配置的信息纳入考虑来优化微程调度。还描述了其他实施例并且对这些其他实施例要求权利。
用户线程调度优化

[发明专利]使用编译器的线程数据亲和性优化-CN200680035461.6无效
发明人： X·田;M·吉尔卡;D·谢尔;R·格罗夫;W·李;H·王;C·纽伯恩;P·王;J·沈 -专利权人：英特尔公司
申请日： 2006-08-26 - 公布日： 2008-09-24 - 主分类号： G06F9/45 文献下载
摘要：可由编译器在编译要在连贯缓冲非统一内存寻址(cc－NUMA)平台上执行的计算机程序期间来进行线程数据亲和性优化。在一个实施例中，本发明包括接收待编译的程序。所接收的程序然后在第一遍被编译并执行。在执行期间，编译器采用剖析工具来收集剖析数据。然后，在第二遍，编译器采用所收集的剖析数据来对程序进行线程数据亲和性优化。
使用编译器线程数据亲和性优化

[发明专利]在多个指令定序器上基于指令集的线程执行机制-CN200580044896.2有效
发明人： H·王;J·沈;E·格罗乔夫斯基;J·P·赫尔德;B·比比;S·D·考施克;G·钦亚;X·邹;P·哈马伦德;X·田;A·阿加瓦尔;S·D·罗杰斯;B·V·帕特尔;R·汉金斯 -专利权人：英特尔公司
申请日： 2005-12-28 - 公布日： 2008-01-30 - 主分类号： G06F9/48 文献下载
摘要：在一实施例中，提供了一种方法。该方法包括响应在应用级程序控制下的第二指令定序器上的用户级指令之执行，在第一指令定序器上管理用户级线程。第一用户级线程在第二指令定序器上运行，第一用户级线程包含一个或多个用户级指令。第一用户级指令至少含有如下两项之一：1)引用一个或多个指令定序器的字段；以及2)用指针隐含地引用代码，所述代码在被执行时特定地寻址一个或多个指令定序器。
指令定序器上基于线程执行机制

[发明专利]具有虚拟多线程的处理器-CN200710104280.0无效
发明人： N·英赖特;J·科林斯;P·王;H·王;X·田;J·沈;G·肖弗;P·哈马伦德 -专利权人：英特尔公司
申请日： 2006-03-01 - 公布日： 2007-10-10 - 主分类号： G06F9/38 文献下载
摘要：可启动其它线程的、用于可编程事件驱动放弃机制的方法、设备、及程序工具。在一个实施例中，设备包括执行多个指令的执行资源以及检测和同步对象相关的长延迟事件的事件检测器。该事件检测器可以响应于和该同步对象相关的长延迟事件而引发第一线程切换。该设备还包括一旋转检测器，该检测器检测该同步对象是否为受争夺的同步对象。该旋转检测器可响应于检测到受争夺的同步对象而引发第二线程切换，从而启动旋转检测响应。
具有虚拟多线程处理器

[发明专利]用于依赖性链处理的系统、方法和装置-CN200580032430.0有效
发明人： S·纳拉亚纳萨米;H·王;J·沈;R·罗斯纳;Y·阿尔莫格;N·施瓦茨;G·霍夫雷纳;D·拉弗瑞;W·李;X·田;M·吉尔卡尔;P·王 -专利权人：英特尔公司
申请日： 2005-09-12 - 公布日： 2007-09-26 - 主分类号： G06F9/45 文献下载
摘要：本发明的实施例提供一种方法、装置和系统，它可包括将依赖性链分割成一组减小宽度的依赖性链；将一个或多个依赖性链映射到一个或多个群集依赖性链处理器，其中群集中的一个或多个的发出宽度适应于容纳依赖性链的大小；和/或并行地处理跟踪的多个依赖性链。描述并要求保护了其它实施例。
用于依赖性处理系统方法装置

[发明专利]利用同步开销以改善多线程性能的机制-CN200610019818.3有效
发明人： N·英赖特;J·科林斯;P·王;H·王;X·田;J·沈;G·肖弗;P·哈马伦德 -专利权人：英特尔公司
申请日： 2006-03-01 - 公布日： 2006-09-06 - 主分类号： G06F9/48 文献下载
摘要：可启动其它线程的、用于可编程事件驱动放弃机制的方法、设备、及程序工具。在一个实施例中，设备包括执行多个指令的执行资源以及检测和同步对象相关的长延迟事件的事件检测器。该事件检测器可以响应于和该同步对象相关的长延迟事件而引发第一线程切换。该设备还包括一旋转检测器，该检测器检测该同步对象是否为受争夺的同步对象。该旋转检测器可响应于检测到受争夺的同步对象而引发第二线程切换，从而启动旋转检测响应。
利用同步开销改善多线程性能机制

[发明专利]作为黑皮质素受体配体用于治疗肥胖症的2－烷基－(2－氨基－3－芳基－丙酰基)哌嗪衍生物及相关化合物-CN200380100934.2无效
发明人： F·H·艾伯蒂诺;X·田;W·A·马佐;A·－O·科尔森 -专利权人：宝洁公司
申请日： 2003-10-22 - 公布日： 2005-11-30 - 主分类号： A61K31/495 文献下载
摘要：本发明涉及包含含氮环状骨架的化合物，所述环状骨架可被R¹烷基单元取代，所述烷基单元选自C₁－C₁₂直链或支链的烷基、C₃－C₈环烷基、C₂－C₁₂直链或支链的链烯基或卤代烷基，例如具有右式的2－酮－3－烷基哌嗪，其中R选自苯基、3－氟苯基、4－氟苯基、3，5－二氟苯基和4－氯苯基；R¹选自甲基、乙基、丙基、异丙基、丁基、异丁基、仲丁基、叔丁基、环丙基、环丙基甲基、环戊基、环戊基甲基、环己基、环己基甲基、苄基、烯丙基、1－甲基烯丙基、2－甲基烯丙基、丁－2－烯基和炔丙基；R^7a选自氢、－CO₂H、－CONH₂、－CONHCH₃和－CON(CH₃)₂；R⁸是苄基、取代的苄基或萘－2－基甲基。
作为皮质受体体用治疗肥胖症烷基氨基芳基丙酰基衍生物相关化合物

1
共 15 条