“S·马余兰”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果39个，建议您升级VIP下载更多相关专利

[发明专利]用于深度神经网络的计算优化机制-CN202010356162.4有效
发明人： P·萨蒂;N·斯里尼瓦萨;陈峰;J·雷;B·J·阿什博;N·C·加洛泊凡博列斯;E·努维塔蒂;B·文布;T-H·林;K·辛哈;R·巴瑞克;S·S·巴格索克希;J·E·高茨施里奇;A·考克;N·R·萨蒂什;F·阿赫巴里;D·金;W·付;T·T·施吕斯列尔;J·B·马斯特罗纳尔德;L·L·赫德;J·H·费特;J·S·波尔斯;A·T·莱克;K·瓦德亚纳桑;D·伯克;S·马余兰;A·R·阿普 -专利权人：英特尔公司
申请日： 2018-04-23 - 公布日： 2023-05-23 - 主分类号： G06N3/0464 文献下载
摘要：公开了一种用于促进计算优化的装置。该装置包括多个处理单元，该多个处理单元各自包括多个执行单元(EU)，其中，该多个EU包括第一EU类型和第二EU类型。
用于深度神经网络计算优化机制

[发明专利]用于线程的多个寄存器分配尺寸-CN202210570979.0在审
发明人： C·古拉姆;W-Y·陈;V·维姆拉帕里;S·马余兰;J·E·帕拉奥索里奥;穆帅;路奎元;S·帕尔 -专利权人：英特尔公司
申请日： 2022-05-24 - 公布日： 2022-12-27 - 主分类号： G06F9/50 文献下载
摘要：描述了为线程提供多个寄存器分配尺寸。系统的示例包括：一个或多个处理器，包括图形处理器，该图形处理器至少包括第一本地线程分派器(TDL)和多个处理资源，每个处理资源包括多个寄存器；以及存储器，用于存储数据以供处理，其中，一个或多个处理器用于：确定用于第一线程的寄存器尺寸；标识具有用于第一线程的足够的寄存器空间的一个或多个处理资源；选择一个或多个处理资源中具有足够的寄存器空间来指派第一线程的处理资源；为第一线程选择所选择的处理资源的可用的线程槽；以及为第一线程分派所选择的处理资源的寄存器。
用于线程寄存器分配尺寸

[发明专利]指针解除引用技术-CN202210662235.1在审
发明人： R·K·米亚尔;R·阿西穆拉姆;S·马余兰;J·F·加西亚帕博;R·巴杰帕伊;K·玛利克 -专利权人：英特尔公司
申请日： 2022-06-13 - 公布日： 2022-12-27 - 主分类号： G06T1/20 文献下载
摘要：本发明涉及指针解除引用技术。本文中描述的示例涉及一种装置，包括：至少一个存储器和至少一个处理器。在一些示例中，至少一个处理器用于：使用第一索引表示第一多边形的顶点集合中的至少一个顶点；将第一索引存储到至少一个存储器中；以及基于第一索引与至少一个其他索引之间的比较来指示第一索引是否要被解除引用，其中：第一存储器指针与第一多边形的顶点集合中的至少一个顶点相关联，并且第一索引小于与第一存储器指针相关联的位的数量的位的数量。在一些示例中，第一索引的位的数量基于顶点窗口的尺寸，并且其中顶点窗口包括与一个或多个绘制调用相关联的多个顶点。在一些示例中，第一索引的位的数量为N，并且2N是顶点窗口的尺寸，并且其中顶点窗口包括与一个或多个绘制调用相关联的2N个顶点。
指针解除引用技术

[发明专利]图形处理单元和用于其的方法-CN202210638454.6在审
发明人：穆帅;C·S·安德森;S·马余兰 -专利权人：英特尔公司
申请日： 2022-06-07 - 公布日： 2022-12-23 - 主分类号： G06T1/20 文献下载
摘要：实施例涉及用于重用FMA执行单元硬件逻辑以在GPU内为执行获得指数指令、获得尾数指令和/或缩放指令提供原生支持的系统和方法。这些新指令可用于通过检测和处置FMA执行单元的预处理级内的各种特殊情形输入来实现用于数学函数和分析函数(例如，超越函数)的无分支仿真算法，这允许对于此类特殊情形，FMA执行单元的主数据流被绕过。由于特殊情形由FMA执行单元处置，因此对各种函数(包括但不限于对数运算、指数运算和除法运算)进行仿真的库函数可以利用少得多的行数的机器级代码来实现，从而为HPC应用提供改善的性能。
图形处理单元用于方法

[发明专利]小多边形栅格化-CN202210455657.1在审
发明人： J·加西亚帕博;S·马余兰;R·K·米亚尔;V·V·契吾库拉;K·玛利克;A·瓦什尼 -专利权人：英特尔公司
申请日： 2022-04-27 - 公布日： 2022-11-29 - 主分类号： G06T1/20 文献下载
摘要：本申请公开了小多边形栅格化。方法、系统和设备可以提供一种技术，该技术基于图形多边形的位置来选择像素块的位置，其中像素块包含图形多边形。该技术还可在单个事务期间将图形多边形转换成像素块内的基于像素的表示。
多边形栅格

[发明专利]高性能常量高速缓存和常量访问机制-CN202210163952.X在审
发明人： S·马余兰;S·谢蒂;T·施吕斯列尔;路奎元;P·张;S·卡鲁穆里;C·S·古拉姆;穆帅;V·维姆拉帕里 -专利权人：英特尔公司
申请日： 2022-02-22 - 公布日： 2022-10-18 - 主分类号： G06T1/60 文献下载
摘要：本申请公开了高性能常量高速缓存和常量访问机制。一种图形处理装置，包括图形处理器和常量高速缓存。图形处理器具有多个执行实例，这些执行实例将生成对来自常量高速缓存的常量数据的请求。常量高速缓存存储具有多个常量类型的常量。常量高速缓存具有单个级别的层级结构来存储常量数据。常量高速缓存具有基于多个执行实例的区块结构，其中执行实例生成利用对于不同类型的常量数据相同的统一消息收发的、对常量数据的请求。
性能常量高速缓存访问机制

[发明专利]在计算架构中支持8位浮点格式操作数-CN202210175439.2在审
发明人： N·梅勒普迪;S·马余兰;V·乔治;F·傅;穆帅;S·帕尔;W·熊 -专利权人：英特尔公司
申请日： 2022-02-24 - 公布日： 2022-09-30 - 主分类号： G06F9/30 文献下载
摘要：公开了一种用于促进在计算架构中支持8位浮点格式操作数的装置。该装置包括：处理器，该处理器包括：解码器，用于将取出以供执行的指令解码为经解码的指令，其中，经解码的指令是矩阵指令，矩阵指令对8位浮点操作数进行操作以使处理器执行并行点积操作；控制器，用于调度经解码的指令并且根据由经解码的指令指示的8位浮点数据格式来提供用于8位浮点操作数的输入数据；以及脉动点积电路，用于使用脉动层执行经解码的指令，每个脉动层包括一组或多组互连的乘法器、移位器和加法器，每组乘法器、移位器和加法器用于生成8位浮点操作数的点积。
计算架构支持浮点格式作数

[发明专利]用于提高高速缓存效率和利用率的系统和方法-CN202210586709.9在审
发明人： A·考克;J·雷;B·阿什博;J·皮尔斯;A·阿普;V·兰加纳坦;L·斯特里拉马萨尔玛;E·乌尔德-阿迈德-瓦尔;A·阿南塔拉曼;V·安德烈;N·加洛泊凡博列斯;V·乔治;Y·哈雷尔;小亚瑟·亨特;B·英斯科;S·贾纳斯;P·开;M·麦克弗森;S·马余兰;M·A·彼得;M·拉马多斯;S·沙阿;K·辛哈;P·萨蒂;V·维姆拉帕利 -专利权人：英特尔公司
申请日： 2020-03-14 - 公布日： 2022-08-30 - 主分类号： G06F9/302 文献下载
摘要：公开了用于提高高速缓存效率和利用率的系统和方法。在一个实施例中，图形处理器包括：处理资源，用于执行图形操作；以及高速缓存的高速缓存控制器，高速缓存耦合至处理资源。高速缓存控制器配置为通过确定默认设置还是指令将控制高速缓存的高速缓存操作来控制高速缓存优先级。
用于提高高速缓存效率利用率系统方法

[发明专利]tanh和sigmoid函数执行-CN202110843175.9在审
发明人：穆帅;C·S·安德森;S·马余兰 -专利权人：英特尔公司
申请日： 2021-07-26 - 公布日： 2022-03-01 - 主分类号： G06T1/20 文献下载
摘要：本申请公开了tanh和sigmoid函数执行。本文中描述的示例关于用于请求执行tanh指令和sigmoid指令的指令。例如，编译器可生成原生tanh指令以执行tanh。在一些示例中，tanh函数可被编译为三条指令，包括：用于取决于输入的值而执行tanh(输入)或tanh(输入)/输入以生成中间输出的指令；用于基于输入而引起执行比例因子的生成的指令；以及用于引起执行对中间结果与比例因子的乘法操作的指令。例如，可编译sigmoid函数以使数学流水线执行范围校验并基于范围来执行操作。
tanh sigmoid 函数执行

[发明专利]片定序机制-CN202011505891.8在审
发明人： S·马余兰;S·沙尔马;J·F·加西亚帕博;R·K·米亚尔;S·斯里瓦斯萨;J·德塞尔;A·纳瓦勒 -专利权人：英特尔公司
申请日： 2020-12-18 - 公布日： 2022-01-14 - 主分类号： G06T1/20 文献下载
摘要：公开了一种用于促进图形渲染的装置。该装置包括定序器硬件，用于以片模式进行操作以渲染对象，包括：执行批次形成以生成一个或多个批次的所接收的对象，针对对象中的每一个执行片定序以针对对象中的每一个计算片填充相交，以及执行对象中的每一个的播放定序。
片定序机制

[发明专利]用于深度神经网络的计算优化机制-CN202111003293.5在审
发明人： P·萨蒂;N·斯里尼瓦萨;陈峰;J·雷;B·J·阿什博;N·C·加洛泊凡博列斯;E·努维塔蒂;B·文布;T-H·林;K·辛哈;R·巴瑞克;S·S·巴格索克希;J·E·高茨施里奇;A·考克;N·R·萨蒂什;F·阿赫巴里;D·金;W·付;T·T·施吕斯列尔;J·B·马斯特罗纳尔德;L·L·赫德;J·H·费特;J·S·波尔斯;A·T·莱克;K·瓦德亚纳桑;D·伯克;S·马余兰;A·R·阿普 -专利权人：英特尔公司
申请日： 2018-04-23 - 公布日： 2021-11-26 - 主分类号： G06N3/04 文献下载
摘要：公开了一种用于促进计算优化的装置。该装置包括多个处理单元，该多个处理单元各自包括多个执行单元(EU)，其中，该多个EU包括第一EU类型和第二EU类型。
用于深度神经网络计算优化机制

[发明专利]使用带有反馈输入的脉动阵列的可缩放稀疏矩阵乘法加速-CN202011565546.3在审
发明人： S·马余兰;J·帕拉;S·帕尔;A·加吉;S·马瓦哈;C·古拉姆;D·斯塔基;D·博卡尔;V·乔治 -专利权人：英特尔公司
申请日： 2020-12-25 - 公布日： 2021-11-05 - 主分类号： G06T1/20 文献下载
摘要：本文中描述了一种加速器设备，其包括：主机接口；与主机接口耦合的结构互连；以及与结构互连耦合的一个或多个硬件片，该一个或多个硬件片包括稀疏矩阵乘法加速硬件，该稀疏矩阵乘法加速硬件包括带有反馈的输入脉动阵列。
使用带有反馈输入脉动阵列缩放稀疏矩阵乘法加速

[发明专利]用于更新多GPU配置中的存储器侧高速缓存的系统和方法-CN202080011299.4在审
发明人： A·考克;J·雷;A·阿南塔拉曼;V·安德烈;A·阿普;S·科尔曼;N·加洛泊凡博列斯;V·乔治;P·开;S·金;M·麦克弗森;S·马余兰;E·乌尔德-阿迈德-瓦尔;V·兰加纳坦;J·瓦莱里奥 -专利权人：英特尔公司
申请日： 2020-03-14 - 公布日： 2021-09-24 - 主分类号： G06F12/0811 文献下载
摘要：本文公开了用于更新多GPU配置中的远程存储器侧高速缓存的系统和方法。在一个实施例中，用于多片架构的图形处理器包括：第一图形处理单元(GPU)(2810)，该第一GPU具有第一存储器(2870‑1)、第一存储器侧高速缓存存储器(2880‑1)、第一通信结构(2860‑1)和第一存储器管理单元(MMU)(2855‑1)。图形处理器包括第二GPU(2820)，该第二GPU具有第二存储器(2870‑2)、第二存储器侧高速缓存存储器(2880‑2)、第二MMU(2855‑2)和第二通信结构(2860‑2)，第二通信结构通信地耦合至第一通信结构。第一MMU配置成用于控制对第一存储器的存储器请求，更新第一存储器中的内容，更新第一存储器侧高速缓存存储器中的内容，并且确定是否更新第二存储器侧高速缓存存储器中的内容。
用于更新 gpu 配置中的存储器高速缓存系统方法

[发明专利]用于多线程通道的同步的系统和方法-CN202080013602.4在审
发明人： V·安德烈;S·马余兰;S·金;V·乔治;A·考克;A·阿南塔拉曼 -专利权人：英特尔公司
申请日： 2020-02-24 - 公布日： 2021-09-21 - 主分类号： G06T1/20 文献下载
摘要：公开了用于同步分散的通道或漂移的线程的装置。在一个实施例中，图形多处理器包括队列，该队列具有带有第一组和第二组的组的初始状态，第一组具有第一指令类型和第二指令类型的线程，第二组具有第一指令类型和第二指令类型的线程。重分组引擎(或重分组电路)将线程重分组到第三组和第四组中，第三组具有第一指令类型的线程，第四组具有第二指令类型的线程。
用于多线程通道同步系统方法

[发明专利]用于利用队列和过渡存储以实现改善的低等待时间高带宽管芯上数据检取的系统和方法-CN202080013762.9在审
发明人： A·阿南塔拉曼;A·考克;V·乔治;S·马余兰;S·金;V·安德烈 -专利权人：英特尔公司
申请日： 2020-02-24 - 公布日： 2021-09-21 - 主分类号： G06F9/54 文献下载
摘要：公开了装置，其包括利用队列或过渡缓冲器以实现改善的低等待时间高带宽管芯上数据检取的通用图形处理单元和图形多处理器。在一个实施例中，图形多处理器包括：至少一个计算引擎，用于提供请求；队列或过渡缓冲器；以及逻辑，耦合至队列或过渡缓冲器。逻辑配置成用于：使请求被传递到队列或过渡缓冲器，以在不处理请求的情况下进行临时存储；以及确定队列或过渡缓冲器是否具有预定量的存储容量。
用于利用队列过渡存储实现改善等待时间带宽管芯数据系统方法

1
2
3
下一页»
尾页
共 39 条