“G·马图尔”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果13个，建议您升级VIP下载更多相关专利

[发明专利]沟槽栅极沟槽场板垂直MOSFET-CN202010222697.2有效
发明人： M·丹尼森;S·彭德哈卡尔;G·马图尔 -专利权人：德克萨斯仪器股份有限公司
申请日： 2014-09-26 - 公布日： 2023-09-19 - 主分类号： H01L29/08 文献下载
摘要：本申请公开沟槽栅极沟槽场板垂直MOSFET。在所描述的示例中，一种具有垂直漏极延伸MOS晶体管(110)的半导体器件(100)可以通过形成深沟槽结构(104)以定义晶体管(110)的至少一个垂直漂移区(108)而形成，使得每个垂直漂移区(108)在至少两个对侧上被深沟槽结构(104)限制。深沟槽结构(104)被间隔开以形成漂移区(108)的RESURF区域。沟槽栅极(114)被形成在衬底(102)中的沟槽内并位于垂直漂移区(108)上方。本体区(118)位于衬底(102)内并在垂直偏移区(108)上方。
沟槽栅极垂直 mosfet

[发明专利]用于高压隔离的双深沟槽-CN201780049630.X有效
发明人： S·彭哈卡;B·胡;A·萨多夫尼科夫;G·马图尔 -专利权人：德克萨斯仪器股份有限公司
申请日： 2017-08-16 - 公布日： 2023-08-11 - 主分类号： H01L21/8238 文献下载
摘要：在所描述的示例中，一种半导体器件(100A)采用隔离方案来保护低压晶体管免受高压操作的影响。该半导体器件(100A)包括衬底(102)、掩埋层(106)、晶体管阱区(101)、第一沟槽(114)和第二沟槽(174)。衬底(102)具有顶表面(102A)和底表面。掩埋层(106)位于衬底(102)内，并且晶体管阱区(101)位于掩埋层(106)上方。第一沟槽(114)从顶表面(102a)延伸以穿入掩埋层(106)，并且第一沟槽(114)具有第一沟槽深度(TDi)。第二沟槽(174)从顶表面(102a)延伸以穿入掩埋层(106)。第二沟槽(174)内插在第一沟槽(114)与晶体管阱区(101)之间。第二沟槽(174)具有小于第一沟槽深度(TDi)的第二沟槽深度(TD2)。
用于高压隔离深沟

[发明专利]有助于医疗保健成像诊断的工作流的算法编配-CN202080081841.3在审
发明人： G·马图尔;D·惠特尼;P·加洛蒂;C·迪维扬纳坦;V·阿拉加达;G·罗杰斯;F·H·舒因特达席尔瓦;H·内鲁卡;E·M·萨尔维蒂 -专利权人：通用电气精准医疗有限责任公司
申请日： 2020-11-25 - 公布日： 2022-07-22 - 主分类号： G16H30/20 文献下载
摘要：提供用于根据预定义工作流来编配对医学图像执行算法的技术，以及用于管理工作流和模型执行的技术。在实施方案中，一种系统包括：存储器，该存储器存储计算机可执行部件；和处理器，该处理器执行存储在该存储器中的该计算机可执行部件。该计算机可执行部件包括算法目录，该目录包括标识能够用于处理医学图像的算法的算法信息，该算法信息包括用于执行该算法作为网页服务的算法执行指令；和编配部件，该编配部件响应于经由算法管理应用程序的装载用户接口接收到该算法信息而将该算法信息添加到该算法目录，其中基于在该算法目录中包括该算法信息，使该算法能够并入到用于对该医学图像执行该算法的工作流中。
有助于医疗保健成像诊断工作流算法编配

[发明专利]具有双阱隔离的延伸漏极MOS-CN202080022517.4在审
发明人： C·特塞;G·马图尔 -专利权人：德克萨斯仪器股份有限公司
申请日： 2020-03-30 - 公布日： 2021-11-05 - 主分类号： H01L21/266 文献下载
摘要：集成电路(100)包括延伸漏极MOS晶体管(105)。集成电路(100)的衬底(101)具有第一导电类型的下层(103)。延伸漏极MOS晶体管(105)的漏极阱(106)具有第一导电类型。漏极阱(106)通过具有相反的第二导电类型的漏极隔离阱(112)与下层(103)分开。延伸漏极MOS晶体管(105)的源极区(108)通过具有第二导电类型的体阱(113)与下层(103)分开。漏极隔离阱(112)和体阱(113)都接触下层(103)。漏极隔离阱(112)中的第二导电类型的平均掺杂剂密度小于体阱(113)中的第二导电类型的平均掺杂剂密度。
具有隔离延伸 mos

[发明专利]具有在基极区与发射极区之间的偏置结构的双极结晶体管-CN202110002780.3在审
发明人： A·萨多夫尼科夫;N·拉沃洛格达;G·马图尔 -专利权人：德克萨斯仪器股份有限公司
申请日： 2021-01-04 - 公布日： 2021-07-23 - 主分类号： H01L29/423 文献下载
摘要：本申请题为“具有在基极区与发射极区之间的偏置结构的双极结晶体管”。在所描述的示例中，双极结晶体管(100)包括衬底。发射极区(114)、基极区(112)和集电极区(110)均形成在衬底(120)中。栅极型结构(102)在基极区(112)与发射极区(114)之间形成在衬底上。触点(130)耦合到栅极型结构(102)，并且触点适于耦合到DC电压(VCC)的源。
具有基极发射极之间偏置结构结晶体

[发明专利]沟槽栅极沟槽场板垂直MOSFET-CN201480065666.3有效
发明人： M·丹尼森;S·彭德哈卡尔;G·马图尔 -专利权人：德克萨斯仪器股份有限公司
申请日： 2014-09-26 - 公布日： 2020-04-03 - 主分类号： H01L27/088 文献下载
摘要：在所描述的示例中，一种具有垂直漏极延伸MOS晶体管(110)的半导体器件(100)可以通过形成深沟槽结构(104)以定义晶体管(110)的至少一个垂直漂移区(108)而形成，使得每个垂直漂移区(108)在至少两个对侧上被深沟槽结构(104)限制。深沟槽结构(104)被间隔开以形成漂移区(108)的RESURF区域。沟槽栅极(114)被形成在衬底(102)中的沟槽内并位于垂直漂移区(108)上方。本体区(118)位于衬底(102)内并在垂直偏移区(108)上方。
沟槽栅极垂直 mosfet

[发明专利]具有带一个浮动隔离的双隔离的晶体管-CN201510266596.4有效
发明人： Y·张;P·L·霍沃;S·P·彭德哈卡;J·林;G·马图尔;S·巴尔斯特;V·斯诺 -专利权人：德克萨斯仪器股份有限公司
申请日： 2015-05-22 - 公布日： 2020-02-28 - 主分类号： H01L29/788 文献下载
摘要：一种半导体器件(200)包括至少第一晶体管(117)，该第一晶体管包含在第一级金属层上方的至少第二级金属层(第二金属层)(230)，该第一级金属层通过源极触头耦合到以第一掺杂剂类型掺杂的源极区(117b)。第二级金属层通过漏极触头耦合到以第一掺杂剂类型掺杂的漏极区(117d)。栅极堆叠(117c)在源极区和漏极区之间，使得第二级金属层通过触头与其耦合。第二级金属层通过触头耦合到以第二掺杂剂类型掺杂的第一隔离区域(117e)。源极区和漏极区在第一隔离区内。以第一掺杂剂类型掺杂的第二隔离区(117g)包围第一隔离区，并且不耦合到第二级金属层，从而其电浮动。
具有一个浮动隔离晶体管

[发明专利]沟槽栅极沟槽场板半垂直半横向MOSFET-CN201911111690.7在审
发明人： M·丹尼森;S·彭德哈卡尔;G·马图尔 -专利权人：德克萨斯仪器股份有限公司
申请日： 2014-09-26 - 公布日： 2020-02-18 - 主分类号： H01L29/78 文献下载
摘要：本申请公开沟槽栅极沟槽场板半垂直半横向MOSFET。在描述的示例中，半导体器件具有带有深沟槽结构的垂直漏极延伸MOS晶体管以限定垂直漂移区和至少一个垂直漏极接触区，所述垂直漏极接触区通过深沟槽结构的至少一个实例与垂直漂移区分开。掺杂剂被植入至垂直漏极接触区，并且半导体器件被退火，使得植入的掺杂剂扩散接近深沟槽结构的底部。垂直漏极接触区在介入中间的深沟槽结构的底部处电接触至最近的垂直漂移区。至少一个栅极、主体区和源极区形成在漂移区之上且在半导体器件的衬底的顶部表面处或接近半导体器件的衬底的顶部表面处。深沟槽结构被隔开以形成漂移区的RESURF区域。
沟槽栅极场板半垂直横向 mosfet

[发明专利]沟槽栅极沟槽场板半垂直半横向MOSFET-CN201480065667.8有效
发明人： M·丹尼森;S·彭德哈卡尔;G·马图尔 -专利权人：德克萨斯仪器股份有限公司
申请日： 2014-09-26 - 公布日： 2019-11-22 - 主分类号： H01L27/088 文献下载
摘要：在描述的示例中，半导体器件(100)具有带有深沟槽结构(104)的垂直漏极延伸MOS晶体管(110)以限定垂直漂移区(108)和至少一个垂直漏极接触区(106)，所述垂直漏极接触区(106)通过深沟槽结构(104)的至少一个实例与垂直漂移区(108)分开。掺杂剂被植入至垂直漏极接触区(106)，并且半导体器件(100)被退火，使得植入的掺杂剂扩散接近深沟槽结构(104)的底部。垂直漏极接触区(106)在介入中间的深沟槽结构(104)的底部处电接触至最近的垂直漂移区(108)。至少一个栅极(114)、主体区(118)和源极区(120)形成在漂移区(108)之上且在半导体器件(100)的衬底(102)的顶部表面处或接近半导体器件(100)的衬底(102)的顶部表面处。深沟槽结构(104)被隔开以形成漂移区(108)的RESURF区域。
沟槽栅极场板半垂直横向 mosfet

[发明专利]集成功率技术中的垂直沟槽型MOSFET器件-CN201480065238.0有效
发明人： G·马图尔;M·丹尼森;S·彭德哈卡尔 -专利权人：德克萨斯仪器股份有限公司
申请日： 2014-09-26 - 公布日： 2019-10-08 - 主分类号： H01L27/088 文献下载
摘要：在描述的示例中，具有垂直漏极延伸式MOS晶体管(110)的半导体器件(100)可通过形成深沟槽结构(104)形成，以限定至少一个垂直漂移区域(108)，该垂直漂移区域108在至少两个相反的侧面与深沟槽结构(104)相邻。深沟槽结构(104)包括介电内衬(124)。深沟槽结构(104)被隔开以为漂移区域(108)形成RESURF区域。垂直栅极(114)形成于深沟槽结构(104)的介电内衬(124)中的垂直取向的栅极沟槽中，该深沟槽结构(104)邻接垂直漂移区域(108)。为晶体管体(118)植入掺杂剂的体植入掩模也用作在介电内衬(124)中形成垂直取向的栅极沟槽的刻蚀掩模。
集成功率技术中的垂直沟槽 mosfet 器件

[发明专利]后镇流式纵向NPN晶体管-CN201811469111.1在审
发明人： A·A·萨尔曼;G·马图尔;R·冢原 -专利权人：德克萨斯仪器股份有限公司
申请日： 2018-12-04 - 公布日： 2019-06-21 - 主分类号： H01L29/732 文献下载
摘要：本申请公开了一种后镇流式纵向NPN晶体管。所公开的示例提供具有后镇流式NPN双极晶体管(140)的集成电路(100)和制造方法，该双极晶体管(140)包括在P掺杂区(118)中的n型发射极(129)，具有面向发射极(129)的第一侧的p型基极(130)，以及与基极(130)的第二侧横向间隔开的n型集电极(128)，其中集电极(128)包括面向基极(130)的第二侧的第一侧，相对的第二侧，硅化的第一集电极部分(136)和硅化物被阻挡的第二集电极部分(138)，用不导电的电介质(134)覆盖该硅化物被阻挡的第二集电极部分(138)，该硅化物被阻挡的第二集电极部分(138)在第一集电极部分(136)与集电极(128)的第二侧之间横向延伸，以当纵向NPN在高电压下导通时，经由深N掺杂区(120)提供用于横向击穿和低电流传导的后侧镇流。
集电极镇流硅化物阻挡电介质双极晶体管横向间隔横向延伸不导电低电流发射极高电压导通硅化击穿传导集成电路覆盖申请制造

[发明专利]具有深沟槽隔离结构的方法及半导体结构-CN201480040611.7有效
发明人： T·塔穆拉;B·胡;S·彭德哈卡尔;G·马图尔 -专利权人：德克萨斯仪器股份有限公司
申请日： 2014-07-17 - 公布日： 2019-06-04 - 主分类号： H01L27/10 文献下载
摘要：晶体管阵列(300)的密度通过在半导体材料(114)中形成一个或多个深沟槽隔离结构(312，314)来增加。深沟槽隔离结构(312，314)横向围绕阵列(300)中的晶体管。深沟槽隔离结构(312，314)限制掺杂物的横向扩散和电子载流子的横向移动。
具有深沟隔离结构方法半导体

[发明专利]具有减小宽度的下沉区-CN201380034912.4有效
发明人： B·胡;S·彭德哈克;G·马图尔;T·塔穆拉 -专利权人：德克萨斯仪器股份有限公司
申请日： 2013-07-02 - 公布日： 2018-07-17 - 主分类号： H01L21/265 文献下载
摘要：通过将重掺杂下沉区(216)形成为位于已经形成在半导体本体(210)中的多个紧密间隔的沟槽隔离结构(230)之间而充分减小重掺杂下沉区(216)的宽度。在驱进期间，紧密间隔的沟槽隔离结构(230)显著地限制了横向扩散。
下沉区沟槽隔离结构重掺杂减小半导体本体横向扩散

1
共 13 条