|
|
钻瓜专利网为您找到相关结果 21个，建议您 升级VIP下载更多相关专利
- [发明专利]半导体管芯封装及生产这种封装的方法-CN201710735129.0有效
-
E·贝内
-
IMEC 非营利协会
-
2017-08-24
-
2023-05-26
-
H01L25/18
- 本发明涉及包括嵌入在用已知的FO‑WLP或eWLB技术可获得的重构晶片中的第一管芯的一种封装。除了第一管芯以外，穿基板通孔插入件被嵌入在晶片中，TSV插入件是分开的元件，可能是具有将插入件的前侧和背侧上的各触点互连的金属填充通孔的硅管芯。第二管芯被安装在基板的背侧，其中第二管芯上的触点与基板的背侧上的TSV插入件的触点电连接。在基板的前侧上安装了横向连接设备，其将基板的前侧上的TSV插入件的各触点与第一管芯的前侧上的各触点互连。因此，横向连接设备和TSV插入件有效地将第一和第二管芯上的各触点互连。优选地，如从FO‑WLP技术中已知的，横向连接设备被安装在基板的前侧上的再分布层上。
- 半导体管芯封装生产这种方法
- [发明专利]用于制造光学器件的方法-CN201911261243.X在审
-
S·斯台德;A·米特雅辛;E·贝内;M·罗斯莫伦
-
IMEC非营利协会
-
2019-12-10
-
2020-06-16
-
H01L27/15
- 本发明涉及光学器件的技术领域。本发明具体提出了一种用于制造光学器件的方法。光学器件可以是发光二极管(LED)器件，例如微型LED(μLED)器件或光电二极管(PD)器件，例如成像器。该方法包括在第一半导体晶片上处理包括多个化合物半导体LED或化合物半导体PD的阵列以及多个第一接触，每个第一接触被电连接至诸LED或PD之一。该方法进一步包括在第二半导体晶片上处理CMOS IC和被电连接到CMOS IC的多个第二接触。该方法进一步包括将第一半导体晶片与第二半导体晶片混合粘合，以使得多个LED或PD经由第一和第二接触分别连接至CMOS IC。本发明还提出一种光学器件，尤其是由所提出的方法得到的光学器件。
- 用于制造光学器件方法
- [发明专利]具有挠性互连结构的芯片尺寸封装-CN201510973389.2有效
-
M·冈萨雷斯;E·贝内;J·德沃斯
-
IMEC非营利协会
-
2015-12-22
-
2020-05-05
-
H01L23/522
- 一种芯片尺寸封装及其制造方法。芯片尺寸封装包括基片、挠性互连结构和粘结结构。基片在主表面处具有接触垫。挠性互连结构包括：在基片的主表面上的第一介电层；第一通路，电气接触接触垫并从接触垫延伸至第一介电层的第一上部主表面；平面金属弹簧，该弹簧位于第一上部主表面上，且在该弹簧的第一端处电气接触第一通路；第二介电层和第二通路，第二介电层位于第一介电层的顶部上并覆盖该弹簧，第二通路电气接触该弹簧的第二端，并从该弹簧延伸至第二介电层的第二上部主表面；位于第二上部主表面上的第二金属，电气接触第二通路。位于挠性互连结构顶部上的粘结结构电气接触第二金属。挠性互连结构的第一和第二介电层具有低于200MPa的弹性模量。
- 具有互连结构芯片尺寸封装
- [发明专利]等离子体处理方法-CN201510952959.X有效
-
K·巴贝加凡;V·帕拉斯基夫;E·贝内;许开东
-
IMEC非营利协会
-
2015-12-17
-
2019-05-07
-
H01L21/768
- 提供存在于半导体结构中开口的表面上的蚀刻隔离层的部分的等离子体处理方法。该方法包括提供在外部表面中包含开口的半导体结构,限定开口的表面和半导体结构的外部表面至少部分地被隔离层覆盖，将包含在等离子体处理过程中形成保护性聚合物的第一组分以及在等离子体处理过程中提供隔离层蚀刻的第二组分的处理气体引至半导体结构和隔离层,以及通过在处理气体中诱导等离子体来处理半导体结构和隔离层,从而在至少存在于半导体结构的外部表面上的以及在至少存在于开口的侧壁的上部部分上的隔离层的部分上形成保护性聚合物层,由此保护在形成保护性聚合物层的位置的隔离层的部分免受等离子体影响,暴露于等离子体的隔离层的部分进行蚀刻。
- 等离子体处理方法
|
