“高绍全”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果6个，建议您升级VIP下载更多相关专利

[发明专利]一种相位域模数转换器-CN201710154193.X有效
发明人：董晶晶;姜汉钧;高绍全;翁兆洋;李福乐;王志华 -专利权人：清华大学
申请日： 2017-03-15 - 公布日： 2020-05-19 - 主分类号： H03M1/18 文献下载
摘要：一种相位域模数转换器，包括复用的组合器和比较器，其中：组合器将同相输入和正交输入的模拟信号进行不同权重的放大或缩小；比较器将缩放过后的同相信号和正交信号进行比较，得到一位量化数字信息；组合器的缩放运算，等效为将复平面分割为不同的扇区；比较器的比较运算，等效为输入信号相位定位在复平面的某一个扇区；不同的时刻，组合器根据比较器之前的量化结果，分别产生不同的缩放比例，比较器对应地产生下一个时刻的数字量化输出，直到完成特定精度的相位量化，本发明充分考虑到接收机在不同调制方式和码率下的特点，尽可能复用有源电路，大大简化了相位信息量化的难度，降低了转化器的功耗和成本。
一种相位域模数转换器

[发明专利]一种低压差线性电压调节器-CN201811261557.5有效
发明人：姜汉钧;高绍全;王志华;张春 -专利权人：清华大学
申请日： 2018-10-26 - 公布日： 2019-08-02 - 主分类号： G05F1/56 文献下载
摘要：一种低压差线性电压调节器，包括误差放大器，误差放大器的输出通过缓冲器接电压调节晶体管，所述误差放大器为共源共栅结构的差分输入单端输出放大器，以误差放大器输入管栅源电压的差值ΔV_GS作为低压差线性电压调节器的参考电压，ΔV_GS加到反馈电阻网络上，经过反馈电阻网络的放大后与三极管的基极‑发射极电压叠加在一起，组成低压差线性电压调节器的输出电压。本发明自带参考电压并且输出电压可以调节，可以通过电路参数的设计在一定的范围内对输出电压进行配置。另外本发明设计了专门的下冲补偿电路，提高了输出负载切换时输出电压的瞬态响应能力。
线性电压调节器误差放大器输出电压低压差反馈电阻网络参考电压缓冲器单端输出放大器共源共栅结构发射极电压补偿电路电路参数电压调节输出负载瞬态响应栅源电压晶体管三极管输入管下冲自带叠加放大输出配置

[发明专利]PLL中消除电流过冲的电荷泵电路-CN200710035327.2无效
发明人：陈怒兴;何小威;张民选;李少青;陈吉华;赵振宇;马剑武;徐炜遐;吴宏;陈亮;刘征;王建军;高绍全;雷建武;郑东裕 -专利权人：中国人民解放军国防科学技术大学
申请日： 2007-07-10 - 公布日： 2008-02-20 - 主分类号： H03L7/093 文献下载
摘要：本发明公开了一种PLL中消除电流过冲的电荷泵电路，它包括上拉开关管P2、下拉开关管N2、上拉电流管P1、下拉电流管N1、非信号上拉开关管P3、非信号下拉开关管N3、上拉电容MP0、下拉电容MN0以及电压跟随器，所述电压跟随器OP的一端与电路输出端相连，另一端与非信号上拉开关管P3的漏极以及非信号下拉开关管N3的源极相连，所述上拉开关管P2的漏极与上拉电流管P1的漏极相连，下拉开关管N2的漏极与下拉电流管N1的漏极相连，上拉电容MP0与上拉电流管P1并联，上拉电容MP0的栅极和漏极短接，下拉电容MN0与下拉电流管N1并联，下拉电容MN0的栅极和源极短接。本发明结构简单、成本低廉，能够消除电荷泵的电流过冲效应，从而提高锁相环的性能和稳定性。
pll 消除流过电荷电路

[发明专利]带充电补偿结构的存储器选择性预充电电路-CN200710035330.4无效
发明人：张民选;乐大珩;李少青;陈吉华;赵振宇;陈怒兴;马剑武;王东林;高绍全;贺鹏;董兰飞;刘婷;喻仁峰;雷建武;刘征 -专利权人：中国人民解放军国防科学技术大学
申请日： 2007-07-10 - 公布日： 2008-01-23 - 主分类号： G11C7/12 文献下载
摘要：本发明公开了一种带充电补偿结构的存储器选择性预充电电路，它的选择性预充电单元包括预充电管M_p1和两个或两个以上的位线选择管M_pi，充电补偿单元包括充电补偿管M_p2和第二反相器inv₂，预充电管M_p1的源端连接电源，漏端连接内部电路，预充电管M_p1受预充电信号F_pre控制，每个位线选择管M_ni的一端连接存储阵列中的位线，另一端连接于预充电管M_p1和充电补偿管M_p2的漏端以及充电补偿单元的第二反相器inv₂、输出驱动单元的第一反相器inv₁的输入端，充电补偿管M_p2的源端连接电源，漏端连接内部电路，M_p2管受第二反相器inv₂的输出端控制，第二反相器inv₂的输入端与预充电管M_p1和充电补偿管M_p2的漏端连接。本发明结构简单、能缩短位线充电阶段的时间开销，提高存储器数据读取速度。
充电补偿结构存储器选择性电路

[发明专利]采用半速时钟的全速率伪随机序列生成器-CN200710035329.1无效
发明人：李少青;欧阳干;张民选;陈吉华;赵振宇;陈怒兴;马剑武;徐炜遐;吴宏;邹金安;何小威;刘征;王建军;高绍全;郑东裕 -专利权人：中国人民解放军国防科学技术大学
申请日： 2007-07-10 - 公布日： 2007-12-12 - 主分类号： H03K3/84 文献下载
摘要：本发明公开了一种采用半速时钟的全速率伪随机序列生成器，它包括：低速伪随机信号产生单元，包括第一低速伪随机信号生成器和第二低速伪随机信号生成器，第一低速伪随机信号生成器和第二低速伪随机信号生成器分别由N个带置位功能的移位寄存器级联而成；多路选择开关单元，由一组采用CLK产生的互补时钟信号控制的2选1选通开关构成，其由两个传输门组成，第一组传输门的Pmos管和第二组传输门的Nmos管使用同一个控制输入CLK，第一组传输门的Nmos管和第二组传输门的Pmos管使用同一个控制输入CLKN；输出信号调节单元，由4个反相器构成，将输出信号调整后输出OUT。本发明结构简单，能在输入控制时钟不变的条件下，产生比传统伪随机序列生成器高一倍的数据速率。
采用时钟速率随机序列生成器

[发明专利]具有较小SSTL版图面积的输出接口电路-CN200710035336.1无效
发明人：赵振宇;王东林;张民选;李少青;陈吉华;陈怒兴;马剑武;吴宏;高绍全;陈亮;雷建武;欧阳干;王建军;王洪海;高长平 -专利权人：中国人民解放军国防科学技术大学
申请日： 2007-07-10 - 公布日： 2007-12-12 - 主分类号： H03K19/0185 文献下载
摘要：本发明公开了一种具有较小SSTL版图面积的输出接口电路，它包括第一NMOS管晶体管M1和第二NMOS晶体管M2，第一NMOS管晶体管M1和第二NMOS晶体管M2的漏极相连并与传输线连接。本发明是一种能够缩小整个SSTL接口电路版图面积，从而实现较高的芯片面积利用率的具有较小SSTL版图面积的输出接口电路。
具有较小 sstl 版图面积输出接口电路