“陈怒兴”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果42个，建议您升级VIP下载更多相关专利

[发明专利]一种锁定精度和锁定频率均可编程的锁定检测电路-CN201110083516.3有效
发明人：刘益平;陈怒兴;蒋仁杰 -专利权人：长沙景嘉微电子有限公司
申请日： 2011-04-02 - 公布日： 2011-12-21 - 主分类号： H03L7/18 文献下载
摘要：本发明公开了一种锁定精度和锁定频率均可编程的锁定检测电路，本锁定检测电路对参考时钟M分频，对压控振荡器(Voltage Control Oscillator，VCO)输出时钟N分频，在参考时钟M分频信号的半个周期T1内，使能一个计数系数与M、N相关的计数器，对VCO输出时钟的N分频信号做计数值为Cnt的计数，计数时间为T2，然后经过X个VCO时钟的延迟，由判断模块比较T1和T2，判断VCO输出时钟与参考时钟是否在一定的误差范围内满足预定的关系，同时输出锁定状态标志LOCK，本发明公开的锁定检测电路提供可编程的参数M、N、Cnt以及X，改变这些参数即可实现锁定检测电路的锁定精度和锁定频率的调整。
一种锁定精度频率均可编程检测电路

[发明专利]一种应用于时钟数据恢复的鉴相器电路-CN201110083466.9有效
发明人：蒋仁杰;陈怒兴;郭斌 -专利权人：长沙景嘉微电子有限公司
申请日： 2011-04-02 - 公布日： 2011-12-14 - 主分类号： H03L7/08 文献下载
摘要：本发明公开了一种应用于时钟数据恢复的鉴相器电路，本电路利用时钟信号分别对随机数据信号、随机数据延迟后的信号进行鉴相，判断时钟信号的上升沿是否处于随机数据信号、随机数据延迟信号上升沿的中点，从而输出相位超前或者滞后的标志信号，最终使得时钟数据恢复，电路恢复后的时钟信号对恢复后的数据信号处于最佳采样点，另外此鉴相器利用时钟沿同时对两个数据沿进行鉴相，其鉴相器增益是普通鉴相器增益的两倍，从而增大了时钟数据恢复电路的环路增益，拓宽了锁定捕获范围，减小了锁定时间，提高了时钟数据恢复电路的性能。
一种应用于时钟数据恢复鉴相器电路

[发明专利]图形芯片设计中法向量的实现-CN201110201534.7无效
发明人：林苍松;陈怒兴;陈宝民 -专利权人：长沙景嘉微电子有限公司
申请日： 2011-07-19 - 公布日： 2011-11-30 - 主分类号： G06F17/16 文献下载
摘要：本发明公开了一种图形芯片设计中的法向量的实现方式，它分为三个步骤：(1)根据接收三角形顶点计算两条线段方向向量；(2)线段方向向量叉积；(3)归一化，这种实现方法能降低CPU计算压力以及CPU与GPU之间的交互数据量。
图形芯片设计中法向量实现

[发明专利]图形芯片设计中求幂算法的实现-CN201110202083.9无效
发明人：林苍松;陈宝民;陈怒兴 -专利权人：长沙景嘉微电子有限公司
申请日： 2011-07-19 - 公布日： 2011-11-09 - 主分类号： G06F7/552 文献下载
摘要：本发明公开了一种图形芯片设计中的求幂算法的实现方式，它分为三个步骤：(1)用查找表法将底数求基于2的对数；(2)将对数与指数相乘；(3)对乘数结果求基于2的指数，本发明中将第一步又划分为三个步骤：(1)浮点数定点化；(2)将基于2的对数查找表多级分解成若干小表；(3)查表结果处理，由于在光照算法中将会不可避免的出现大量求幂计算，而直接求幂计算将给硬件带来难以接受的资源压力，这种实现方式既能保证求幂算法的计算精度，又能大幅度减少芯片的资源使用。
图形芯片设计中求幂算法实现

[发明专利]一种简单的三态输入电路-CN201110089657.6有效
发明人：蒋仁杰;陈怒兴;郭斌 -专利权人：长沙景嘉微电子有限公司
申请日： 2011-04-11 - 公布日： 2011-09-28 - 主分类号： H03K19/0185 文献下载
摘要：本发明公开了一种三态输入电路，本电路利用三极管的基极、集电极短接具有的二极管特性，分别将两个差分放大器的其中一个输入端偏置到两个固定电压，其两个电压差值为二极管的导通压降Vbe，然后利用差分放大器对电压差敏感的特性，对此电压差值进行放大，输出相应的标志信号，检测输入为高电平、低电平还是悬空，从而实现三态输入。
一种简单三态输入电路

[发明专利]基于分块渲染的GPU中块存储策略的实现-CN201110065165.3有效
发明人：焦勇;饶先宏;陈怒兴 -专利权人：长沙景嘉微电子有限公司
申请日： 2011-03-17 - 公布日： 2011-06-15 - 主分类号： G06T1/60 文献下载
摘要：本发明公开了一种基于分块渲染的GPU中块存储策略的实现，它包括写入块和读出块两个部分，写入块时，根据图元分块的结果将块号作为索引，将块写入对应本块的存储空间(具体地址计算得到)，同时维持一个本地计数器，将写入块的计数器加1；读出块时，根据每一块计数器的值按顺序将块内存储的图元信息取出来送入绘制模块。
基于分块渲染 gpu 存储策略实现

[发明专利]具有轨到轨电压调节范围的高速高带宽VCO延迟单元-CN201010555884.9有效
发明人：郭斌;陈怒兴;陈宝民;蒋仁杰;石大勇;李俊丰;谭晓强 -专利权人：长沙景嘉微电子有限公司
申请日： 2010-11-19 - 公布日： 2011-05-18 - 主分类号： H03L7/099 文献下载
摘要：本发明公开了一种应用于高速压控振荡器（VCO）的具有轨到轨电压调节范围的高速高带宽延迟单元电路。相对于传统对称负载差分延迟单元，本延迟单元主要进行了三点改进：第一，采用控制电压同时控制PMOS管和NMOS管方式实现轨到轨范围内调节压控振荡器（VCO）工作频率；第二，把二极管连接的两个PMOS管变为交叉耦合连接，增大压控振荡器（VCO）的工作频率；第三，去掉了尾电流源，设计复杂度降低。改进后的延迟单元级联而成的环形振荡器（VCO）控制电压调节范围宽，工作频率高以及带宽高，同时还具有线性度好的特性。
有轨电压调节范围高速带宽 vco 延迟单元

[发明专利]可编程50%占空比分频器-CN201010552100.7有效
发明人：李俊丰;陈怒兴;陈宝民;蒋仁杰;石大勇;郭斌;谭晓强 -专利权人：长沙景嘉微电子有限公司
申请日： 2010-11-19 - 公布日： 2011-04-27 - 主分类号： H03K23/50 文献下载
摘要：本发明公开了一种可编程50%占空比分频器。其包括：基本可编程分频器、采样电路、D触发器、延时缓冲链、奇偶判定电路和二选一多路选择器。针对可编程分频器奇数分频时，其输出时钟的占空比问题，本发明采用基本的可编程分频器对原始时钟进行分频，当偶数分频时输出50%占空比时钟，当奇数分频时输出高低电平相差一个原始时钟周期的时钟，然后对奇数分频时钟的高低电平分别加减半个原始时钟周期，产生50%占空比的奇数分频时钟，从而实现可编程分频器对任意分频比输出50%占空比时钟。
可编程 50 分频器

[发明专利]图形芯片设计中图形像素生成算法的硬件实现-CN201010555850.X有效
发明人：龙斌;陈宝民;焦永;陈宝民;陈怒兴;焦永;赵威特;龚晓;石大勇 -专利权人：长沙景嘉微电子有限公司
申请日： 2010-11-22 - 公布日： 2011-04-27 - 主分类号： G06T1/20 文献下载
摘要：本发明公开了一种结构简单明快、能够快速流水完成3D绘图中所要求的像素绘制的各个功能操作的系统实现方案。它能连续的串行流水接收上级模块输入的像素横纵、深度坐标、纹理坐标以及各颜色值，连续的完成以下操作：像素的透明度（Alpha）测试：根据像素的透明度完成像素筛选；像素剪取测试：根据像素的横纵坐标筛选设定矩形框以外的像素点；像素深度测试根据像素距离屏幕的远近对像素完成筛选；像素纹理映射：根据像素的纹理坐标和设定的纹理图片完成纹理加载；以及像素帧存融合：将当前像素的颜色值与帧存中同一位置像素点颜色值的混合。
图形芯片设计像素生成算法硬件实现

[发明专利]一种基于带权重延迟链的数字50%占空比调节电路-CN201010555900.4有效
发明人：谭晓强;陈宝民;陈怒兴;石大勇;蒋仁杰;郭斌;李俊丰 -专利权人：长沙景嘉微电子有限公司
申请日： 2010-11-19 - 公布日： 2011-04-06 - 主分类号： H03K3/017 文献下载
摘要：许多高频集成电路都要求50%的时钟信号占空比，但是锁相环直接输出的时钟信号的占空比往往偏离50%较大，因此需要专门的占空比调节电路来对时钟信号的占空比进行调节。占空比调节电路主要可以分为模拟方式的占空比调节电路和数字方式的占空比调节电路。本发明公开了一种基于带权重延迟链的快速高精度50%数字占空比调节电路，能够显著加快调节时间，同时可以提高调节精度。本发明中的电路由二分频器、带权重延迟链1、带权重延迟链2、Buffer、异或门、D触发器、锁定检测逻辑和双向计数器组成。
一种基于权重延迟数字 50 调节电路

[发明专利]一种精确的电流产生电路-CN201010552094.5有效
发明人：蒋仁杰;陈怒兴;陈宝民;石大勇;李俊丰;谭晓强;郭斌 -专利权人：长沙景嘉微电子有限公司
申请日： 2010-11-19 - 公布日： 2011-02-16 - 主分类号： G05F3/30 文献下载
摘要：本发明公开了一种精确的1/β倍电流产生电路。本电路通过采用共源共栅电流镜结构，增强其输出阻抗，从而提高了电流的稳定性，且负载采用自偏置的形式，减小了电路的开销，并利用三极管良好的电流特性，使输出电流Iout精确的等于输入电流Iin的1/β倍。
一种精确电流产生电路

[发明专利]一种基于发射极电流补偿的高精度带隙基准源电路-CN201010555886.8有效
发明人：蒋仁杰;陈怒兴;陈宝民;石大勇;谭晓强;郭斌;李俊丰 -专利权人：长沙景嘉微电子有限公司
申请日： 2010-11-19 - 公布日： 2011-02-16 - 主分类号： G05F3/30 文献下载
摘要：本发明公开了一种利用三极管发射极电流补偿技术，实现了一款的高精度、低失调的基准电压源。其由四部分电路构成：(1)启动电路，其主要用来解除电路上电时有可能出现的电路死锁状态；(2)偏置电压产生电路，其产生基准所需的偏置电压；(3)基准电压产生电路，其利用三极管的负温度系数和的正温度系数互相抵消的方法，实现了趋于零温度系数的基准电压输出；(4)发射极电流补偿电路，其通过对三极管的发射极电流进行补偿，从而降低运放失调对基准输出的影响。本发明能够有效地抑制基准输出电压受温度和电源电压变化的影响，同时降低了运放失调对基准输出的影响，并且本电路完全兼容普通的CMOS工艺，同时具输出范围大且精度高，使用范围广。
一种基于发射极电流补偿高精度基准电路

[发明专利]应用于动态可重配分频比的PLL的锁定检测电路-CN201010552097.9无效
发明人：石大勇;陈怒兴;陈宝民;蒋仁杰;李俊丰;郭斌;谭晓强 -专利权人：长沙景嘉微电子有限公司
申请日： 2010-11-19 - 公布日： 2011-02-16 - 主分类号： H03L7/08 文献下载
摘要：本发明公开了一种应用于动态可重配分频比的PLL的锁定检测电路，它包括一个异或门X1、两个D触发器D1和D2、一个或非门N1和一个N位的计数器C1。所述的锁定检测电路通过D1和D2对X1输出的数据进行采样，X1的A、B端连接到鉴频鉴相器输出的UP和DOWN信号，N1用来判断UP和DOWN信号的脉宽是否相等，若UP和DOWN信号脉宽相等，则N1输出为高，C1开始工作，当N1的输出维持了N个周期的高电平后，C1输出有效的LOCK信号，表示PLL已经锁定；若UP和DOWN信号脉宽不等，则N1输出为低，C1保持复位状态，LOCK为低，表示PLL还没有锁定。本发明结构简单，在任意的输入参考频率和输出频率下，都可以非常快速准确的检测出PLL的锁定状态。
应用于动态可重配分频 pll 锁定检测电路

[发明专利]一种自动建立时序库的工具-CN201010555888.7有效
发明人：龚晓;陈宝民;陈怒兴;焦永;龙斌 -专利权人：长沙景嘉微电子有限公司
申请日： 2010-11-23 - 公布日： 2011-02-09 - 主分类号： G06F17/50 文献下载
摘要：本发明公开了一种自动建立时序库的工具。其包括：参数文件、模拟及数据提取部分和库建立部分。建立时序库的过程就是把输入输出的相关延迟信息转化为跳变时间、传播延时、建立时间和保持时间等。但是，当设计中的输入输出端口过多会使建库的工作量变得异常巨大，并且容易带来人工操作的失误。针对这个问题，自动建立时序库的工具通过用户配置输入输出延迟信息，从而实现自动模拟和自动建立时序库。
一种自动建立时序工具

[发明专利]一种提高电荷泵抗辐射能力的低通滤波器-CN200910043644.8无效
发明人：赵振宇;李俊丰;陈吉华;马卓;陈怒兴;李少青;张民选;郭阳;方粮;蒋仁杰;郭斌;肖海鹏;石大勇 -专利权人：中国人民解放军国防科学技术大学
申请日： 2009-06-09 - 公布日： 2010-03-17 - 主分类号： H03L7/093 文献下载
摘要：本发明公开了一种针对电荷泵(CP)辐射加固的滤波器，其包括基本的滤波器、对V_C进行动态补偿的电路。其中基本的滤波器可以是任何电荷泵型锁相环中的滤波器。其中对V_C进行动态补偿的电路中包括运放OP1、OP2，补偿管P1、N1，感应电阻R_S。R_S用于将单粒子瞬变(SET)电流转化为运放的输入电压，运放OP1用于检测NMOS管中的单粒子瞬变(SET)，并控制补偿管P1开启来进行补偿。运放OP2用于检测PMOS管中的单粒子瞬变(SET)，并控制补偿管N1开启来进行补偿。本发明是一种代价小、适用范围广、可以有效缓解锁相环中电荷泵的辐射影响、减小辐射后环路恢复锁定需要的时间，而且对原有的锁相环(PLL)环路参数与性能影响小。
一种提高电荷辐射能力滤波器

1
2
3
下一页»
尾页
共 42 条