“郑政玮”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果11个，建议您升级VIP下载更多相关专利

[发明专利]存储单元及具有其的3D存储器装置-CN202110918232.5在审
发明人：杨志祥;龙翔澜;简维志;郑政玮;布莱斯凯·马修 -专利权人：旺宏电子股份有限公司;国际商用机器公司
申请日： 2021-08-11 - 公布日： 2022-12-16 - 主分类号： H01L45/00 文献下载
摘要：本发明提供一种存储单元，形成在第一电极与第二电极之间的柱体结构中，包含叠层封装结构。在一示例中，该柱体包含电性串联于第一电极与第二电极之间的双向阈值开关材料的一主体、多个碳系中间层、多个金属层、和相变化存储器材料的一主体。叠层封装结构环绕该柱体。叠层介电封装结构包括至少三个共形层，包含一第一层材料、不同于第一层材料的一第二层材料的一第二共形层、和不同于第二层材料的一第三层材料的一第三共形层。
存储单元具有存储器装置

[发明专利]双向阈值开关、交叉点存储器设备及其制造方法-CN202010570327.8在审
发明人：郭奕廷;郑怀瑜;龙翔澜;郑政玮 -专利权人：旺宏电子股份有限公司;国际商用机器公司
申请日： 2020-06-19 - 公布日： 2021-09-10 - 主分类号： H01L45/00 文献下载
摘要：本发明公开了一种双向阈值开关、交叉点存储器设备及其制造方法，其中双向阈值开关由Si、Ge、Se、As以及特定含量的硫属元素组成，在存在水蒸汽的情况下，所述硫属元素有效地钝化组成物的氧化，其中硫属元素包括但不限于Te、S或其组合。在一或多个实施例中，硫属元素为S。在一或多个实施例中，硫属元素为Te。在一或多个实施例中，按原子百分比计，硫属元素的有效含量大于1％。在一或多个实施例中，按原子百分比计，硫属元素的有效含量小于10％。在一或多个实施例中，按原子百分比计，双向阈值开关包括10％的Si、15％的Ge、40％的Se、30％的As以及5％的硫属元素。
双向阈值开关交叉点存储器设备及其制造方法

[发明专利]使用外延阻止层的选择性外延-CN201610141028.6有效
发明人： 郑政玮;金志焕;J.A.奥特;D.K.萨达纳 -专利权人：国际商业机器公司
申请日： 2016-03-11 - 公布日： 2019-08-13 - 主分类号： H01L21/20 文献下载
摘要：一种形成外延结构的方法，包括：在晶体半导体材料上设置二维材料，并打开该二维材料的一部分以暴露该晶体半导体材料。在该晶体半导体材料于打开的部分中外延生长一结构，使得该外延生长相对于该二维材料对暴露的所述晶体半导体材料具有选择性。
使用外延阻止选择性

[发明专利]使用纵横比俘获生长的硅上激光器结构-CN201610188751.X有效
发明人： 郑政玮;E·里欧班端;李宁;D·K·萨达纳;徐崑庭 -专利权人：国际商业机器公司
申请日： 2016-03-29 - 公布日： 2019-04-19 - 主分类号： H01S5/323 文献下载
摘要：一种使用纵横比俘获(ART)生长在硅上形成激光器的方法。方法可以包括：在衬底上形成第一绝缘体层；在第一绝缘体层中刻蚀沟槽从而暴露衬底的顶表面；使用ART生长在沟槽中形成缓冲层；在缓冲层上形成激光器，激光器包括至少一个活性区域以及顶部包覆层；以及形成在顶部包覆层上的顶部接触以及在衬底上的底部接触。
使用纵横俘获生长激光器结构

[发明专利]形成半导体结构的方法及其半导体结构-CN201610022378.0有效
发明人： 郑政玮;D·K·萨达纳;徐崑庭 -专利权人：国际商业机器公司
申请日： 2016-01-13 - 公布日： 2018-12-07 - 主分类号： H01L27/092 文献下载
摘要：在形成延伸穿过存在于基板(基板从下到上包括处理基板、化合物半导体模板层和掩埋绝缘体层)上的顶部元素半导体层的第一沟槽和第二沟槽以限定用于p型金属氧化物半导体晶体管的顶部元素半导体层部分之后，第二沟槽竖直扩展穿过掩埋绝缘体层，以提供扩展的第二沟槽，扩展的第二沟槽将化合物半导体模板层的顶表面暴露在扩展的第二沟槽的底部。化合物半导体缓冲层和顶部化合物半导体层的堆叠被外延生长在用于n型金属氧化物半导体晶体管的扩展的第二沟槽内的化合物半导体模板层上。
形成半导体结构方法及其

[发明专利]含锗鳍与化合物半导体鳍的集成-CN201410709261.0有效
发明人：陈国仕;郑政玮;Y-H·金;小林雅治;E·莱奥班顿;朴大奎;D·K·萨达那 -专利权人：国际商业机器公司
申请日： 2014-11-28 - 公布日： 2018-06-05 - 主分类号： H01L27/12 文献下载
摘要：本发明提供含锗鳍与化合物半导体鳍的集成。在绝缘体层上形成含锗层和电介质帽层的叠层。该叠层被图案化以形成含锗半导体鳍和其上具有电介质帽结构的含锗芯结构。电介质掩蔽层被沉积和图案化以掩蔽含锗半导体鳍，同时使所述含锗芯结构的侧壁物理暴露。通过选择性外延化合物半导体材料，在每个含锗芯结构的周围形成环形化合物半导体鳍。每个含锗芯的中心部可被去除以使所述环形化合物半导体鳍的内侧壁物理暴露。可在所述环形化合物半导体鳍的物理暴露表面上形成高迁移率化合物半导体层。电介质掩蔽层和鳍帽电介质可被去除以提供含锗半导体鳍和化合物半导体鳍。
电介质锗芯化合物半导体环形化合物半导体鳍锗半导体图案化掩蔽层叠层锗鳍去除化合物半导体材料化合物半导体层掩蔽电介质帽层选择性外延暴露表面成本发明电介质帽高迁移率绝缘体层含锗层内侧壁中心部暴露侧壁沉积

[发明专利]用于衬底分离的裂纹控制-CN201410156463.7有效
发明人： S·W·比德尔;郑政玮;D·K·萨达那;K·L·森格尔;徐崑庭 -专利权人：国际商业机器公司
申请日： 2014-04-18 - 公布日： 2017-06-06 - 主分类号： H01L21/67 文献下载
摘要：本发明涉及用于衬底分离的裂纹控制。一种分离用于转移的层的方法包括在衬底上形成裂纹引导层以及在所述裂纹引导层上形成器件层。通过将所述裂纹引导层暴露于减小与所述裂纹引导层相邻的界面处的粘附力的气体，弱化所述裂纹引导层。在所述器件层上形成应力诱导层以帮助通过所述裂纹引导层和/所述或界面引发裂纹。通过使所述裂纹扩展，从所述衬底去除所述器件层。
用于衬底分离裂纹控制

[发明专利]硅衬底上的III-V鳍片FET-CN201410087002.9在审
发明人： A·巴苏;郑政玮;A·马宗达;R·M·马丁;U·拉纳;D·K·萨达那;徐崑庭;孙艳宁 -专利权人：国际商业机器公司
申请日： 2014-03-11 - 公布日： 2014-09-17 - 主分类号： H01L29/78 文献下载
摘要：本发明涉及硅衬底上的III-V鳍片FET。一种用于形成鳍片场效应晶体管的方法，包括：在硅衬底上形成电介质层；在所述电介质层中向下至所述衬底形成高纵横比沟槽，所述高纵横比包括大于约1:1的高度对宽度比；以及使用纵横比捕获工艺在所述沟槽中外延生长不含硅半导体材料以形成鳍片。蚀刻所述一个或多个电介质层以暴露所述鳍片的一部分。在所述鳍片的所述部分上外延生长阻挡层，并且在所述鳍片上形成栅极叠层。在所述栅极叠层和所述鳍片的所述部分周围形成间隔物。将掺杂剂注入到所述鳍片的所述部分中。使用不含硅半导体材料在所述鳍片上生长源区和漏区。
衬底 iii fet

[发明专利]用于释放多个半导体器件层的外延剥离-CN201280046776.6在审
发明人： 郑政玮;李宁;徐崑庭 -专利权人：国际商业机器公司
申请日： 2012-09-26 - 公布日： 2014-09-03 - 主分类号： H01L21/8238 文献下载
摘要：本发明提供了一种从下面的基底衬底去除多个半导体器件层的方法。在基底衬底上形成多层叠层，该多层叠层包括牺牲材料层和半导体材料层的交替层。所形成的每个连续的牺牲材料层比先前形成的牺牲材料层更厚。由于牺牲材料层的厚度差，每个牺牲材料层以不同的速率蚀刻，较厚的牺牲材料层比较薄的牺牲材料层蚀刻得更快。然后进行蚀刻，该蚀刻首先去除所述多层叠层中的最厚的牺牲材料层。因此该多层叠层中的最上部半导体器件层首先被释放。随着蚀刻继续，其它牺牲材料层以厚度减小的顺序被依次去除，并且其它半导体器件层被依次去除。
用于释放半导体器件外延剥离

[发明专利]用于挠性电子装置的高吞吐量外延剥离-CN201280045159.4有效
发明人： 郑政玮;徐崑庭 -专利权人：国际商业机器公司
申请日： 2012-09-10 - 公布日： 2014-05-14 - 主分类号： H01L21/311 文献下载
摘要：提供了一种从下层基础衬底去除半导体器件层的方法，其中在半导体器件层和基础衬底之间形成牺牲含磷化物层。在一些实施例中，可以在形成牺牲含磷化物缓冲层之前在基础衬底的上表面上形成半导体缓冲层。然后，利用无HF蚀刻剂蚀刻最终的结构以从基础半导体衬底释放半导体器件层。在从基础衬底释放半导体器件层之后，基础衬底可以重复利用。
用于电子装置吞吐量外延剥离

[发明专利]用于从基部基底受控地移除半导体器件层的方法-CN201210199986.0有效
发明人： S·W·比德尔;郑政玮;D·K·萨达纳;徐崑庭;N·E·索萨科尔特斯 -专利权人：国际商业机器公司
申请日： 2012-06-14 - 公布日： 2012-12-19 - 主分类号： H01L23/00 文献下载
摘要：提供了一种从基部基底受控地移除半导体器件层的方法，包括在基部基底的上表面上提供裂纹传播层。在裂纹传播层上形成包括至少一个半导体器件的半导体器件层。接着，蚀刻裂纹传播层的端部部分以在裂纹传播层中起始形成裂纹。随后分裂经蚀刻的裂纹传播层以提供经分裂的裂纹传播层部分至半导体器件层的表面，并且提供另一经分裂的裂纹传播层部分至基部基底的上表面。从半导体器件层的表面移除经分裂的裂纹传播层部分，并且从基部基底的上表面移除另一经分裂的裂纹传播层部分。
用于基部基底受控半导体器件方法

1
共 11 条