“菊池俊之”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果22个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件的制造方法、衬底处理装置及记录介质-CN201810386517.7有效
发明人：竹田刚;大桥直史;菊池俊之 -专利权人：株式会社国际电气
申请日： 2018-04-26 - 公布日： 2023-09-22 - 主分类号： H01L21/02 文献下载
摘要：本发明涉及半导体器件的制造方法、衬底处理装置及记录介质。要解决的课题为提供能够实现良好特性的器件的技术。半导体器件的制造方法具有下述工序：将形成布线层的衬底搬入处理室的工序；和形成层叠蚀刻阻挡膜的工序，其中，向衬底供给含第一元素的气体和含第二元素的气体，形成包含第一元素和第二元素的第一蚀刻阻挡膜，在第一蚀刻阻挡膜之上，供给含第一元素的气体、含第二元素的气体和含第三元素的气体从而形成包含第一元素、第二元素和第三元素的第二蚀刻阻挡膜，由此形成层叠蚀刻阻挡膜。
半导体器件制造方法衬底处理装置记录介质

[发明专利]半导体器件的制造方法、衬底处理装置及记录介质-CN201711242515.2有效
发明人：板谷秀治;大桥直史;菊池俊之 -专利权人：株式会社国际电气
申请日： 2017-11-30 - 公布日： 2023-02-21 - 主分类号： H01L21/48 文献下载
摘要：本发明涉及半导体器件的制造方法、衬底处理装置及记录介质。要解决的课题为提供可提供高品质的半导体器件的技术。为解决上述课题，提供一种技术：将具有导电膜、和以露出所述导电膜的方式形成于所述导电膜的外周的绝缘膜的衬底搬入处理室，向所述处理室供给具有与来自所述绝缘膜的脱除气体反应的成分的处理气体，选择性地在所述绝缘膜上形成保护膜。
半导体器件制造方法衬底处理装置记录介质

[发明专利]基板处理装置、半导体器件的制造方法及记录介质-CN202111060319.X在审
发明人：板谷秀治;菊池俊之;大桥直史 -专利权人：株式会社国际电气
申请日： 2021-09-10 - 公布日： 2023-01-13 - 主分类号： C23C16/44 文献下载
摘要：本发明提供一种基板处理装置、半导体器件的制造方法及记录介质，为能够预知排气性能的降低而维持高生产率的技术。该技术中，具有：多个处理室，其对基板进行处理；处理气体供给部，其进行向处理室的处理气体供给；非活性气体供给部，其进行向处理室的非活性气体供给；排气管，其具备与多个处理室分别单独地连接的多个处理室排气管以及在处理室排气管的下游侧以使各处理室排气管合流的方式配置的共通气体排气管；压力调整阀，其设于共通气体排气管；和压力检测部，其检测排气管的压力，并且具备控制部，该控制部控制成在非活性气体供给部开始向处理室供给非活性气体后，以规定时间由压力检测部检测处理室排气管的压力，从而检测出压力的变动。
处理装置半导体器件制造方法记录介质

[发明专利]基板处理装置、半导体装置的制造方法以及记录介质-CN202111090359.9在审
发明人： 菊池俊之;大桥直史 -专利权人：株式会社国际电气
申请日： 2021-09-16 - 公布日： 2022-09-30 - 主分类号： H01L21/677 文献下载
摘要：本发明提供一种处理效率高的技术，涉及基板处理装置、半导体装置的制造方法以及程序。本发明提供的技术，具有：反应器，其能够对基板进行多种处理；输送室，其与多个所述反应器邻接；输送机器人，其被设置于所述输送室内，能够向各个所述反应器输送基板；存储部，其记录与各个所述处理对应的类别信息和与各个所述类别信息对应的处理时间信息；计算部，其计算与所述处理时间信息相匹配的时间中的别预定处理的处理时间的比例；处理选择部，其根据所述比例，选择进行所述预定处理的反应器；以及处理设定部，其设定为能够在所选择的所述反应器中进行所述预定处理。
处理装置半导体制造方法以及记录介质

[发明专利]基板处理装置、半导体装置的制造方法以及存储介质-CN202111095443.X在审
发明人：大桥直史;菊池俊之;高崎唯史 -专利权人：株式会社国际电气
申请日： 2021-09-17 - 公布日： 2022-03-29 - 主分类号： C23C16/455 文献下载
摘要：本发明提供基板处理装置、半导体装置的制造方法以及存储介质，能够降低堆积于旋转工作台的背面的堆积物的量。该基板处理装置具有：处理室，其设有对基板进行处理的多个处理区域；旋转工作台，其使载置于处理室内的基板通过以基板外的某点为中心旋转而依次通过多个处理区域；以及旋转机构，其使旋转工作台旋转，多个处理区域具有对基板供给处理气体的第一区域和对基板供给惰性气体的第二区域，以对应于第二区域的旋转工作台的下侧空间的压力比对应于第一区域的旋转工作台的下侧空间的压力高的方式构成有对应于第二区域的旋转工作台的下侧空间。
处理装置半导体制造方法以及存储介质

[发明专利]半导体器件的制造方法及衬底处理装置-CN201710170370.3有效
发明人：岛本聪;菊池俊之;森谷敦;中山雅则;中川崇 -专利权人：株式会社国际电气
申请日： 2017-03-21 - 公布日： 2022-01-07 - 主分类号： H01L27/11578 文献下载
摘要：本发明涉及半导体器件的制造方法及衬底处理装置。即便对于三维结构的闪存而言，也能形成特性良好的半导体器件。包括：将衬底搬入的工序，衬底具有：层叠膜，层叠膜具有绝缘膜和牺牲膜；在层叠膜中形成的沟道孔穴；在沟道孔穴内的表面上设置的电荷俘获膜；在电荷俘获膜的表面上设置的第一沟道膜；和在沟道孔穴的底部露出的公共源极线路；接收沟道孔穴的孔径的分布信息的工序，及以基于分布信息而对孔径的分布进行修正的方式，向衬底的中心侧和外周侧分别供给第一处理气体和第二处理气体，从而在所述第一沟道膜表面上形成第二沟道膜的工序。
半导体器件制造方法衬底处理装置

[发明专利]半导体装置的制造方法、基板处理装置以及存储介质-CN202110297632.9在审
发明人：八幡橘;菊池俊之 -专利权人：株式会社国际电气
申请日： 2021-03-19 - 公布日： 2021-10-12 - 主分类号： H01L21/02 文献下载
摘要：本发明提供半导体装置的制造方法、基板处理装置以及存储介质，能够提高基板的凹部内的埋入特性。提供一种半导体装置的制造方法，其具有：将包括对处理室内的基板供给气体的工序和对处理室内进行真空排气的工序的循环进行预定次数的成膜工序；以及在成膜工序的实施期间中的预定的时机，使基板的表面侧与背面侧之间产生预定的温度差的工序。
半导体装置制造方法处理以及存储介质

[发明专利]半导体装置的制造方法、基板处理装置和存储介质-CN202011611576.3在审
发明人：八幡橘;菊池俊之 -专利权人：株式会社国际电气
申请日： 2020-12-30 - 公布日： 2021-07-06 - 主分类号： H01L21/324 文献下载
摘要：本发明提供一种半导体装置的制造方法、基板处理装置和存储介质，能够在成膜处理之前将槽中的残留成分排出并形成均匀特性的膜。为了解决上述课题而提供如下技术，该技术具有：搬入工序，将设有附着了残渣的槽的基板搬入至处理室；第一处理工序，对上述基板进行加热并使上述残渣从上述槽脱离；以及第二处理工序，在上述第一处理工序之后将上述基板的表面加热至比上述第一处理工序的温度高的温度，并从上述槽向上述处理室的处理空间排出上述残渣。
半导体装置制造方法处理存储介质

[发明专利]半导体装置的制造方法、基板处理装置和记录介质-CN202010091381.4在审
发明人：芦原洋司;菊池俊之 -专利权人：株式会社国际电气
申请日： 2020-02-13 - 公布日： 2020-09-22 - 主分类号： H01L21/02 文献下载
摘要：本发明提供一种半导体装置的制造方法、基板处理装置和记录介质。本发明解决的课题是提高卤素系原料的吸附性而在低温形成高品质膜。本发明的半导体装置的制造方法具有：(a)将基板搬入处理室的工序、(b)向基板供给含有含H2O自由基的处理气体的工序、(c)在(b)工序之后，供给含卤素元素的气体的工序、(d)在(c)工序之后，供给含有氧元素和氮元素的任一者或两者的气体的工序和(e)反复进行(c)工序和(d)工序的工序。
半导体装置制造方法处理记录介质

[发明专利]半导体器件的制造方法及衬底处理装置-CN201710123767.7有效
发明人：竹田刚;芦原洋司;大桥直史;菊池俊之 -专利权人：株式会社国际电气
申请日： 2017-03-03 - 公布日： 2020-09-22 - 主分类号： H01L21/768 文献下载
摘要：本发明涉及半导体器件的制造方法及衬底处理装置。提供一种针对形成有空气隙的半导体器件能够实现良好的特性的技术。将衬底搬入处理室的工序，衬底具有第一布线层，包括第一层间绝缘膜、形成在第一层间绝缘膜之上用作布线的多个含铜膜、使含铜膜间绝缘的布线间绝缘膜以及设于多个含铜膜之间的空隙，和第一防扩散膜，第一防扩散膜构成为形成在含铜膜上表面的一部分的表面上，抑制含铜膜的成分的扩散；和形成含硅膜，向处理室内供给含硅气体，从而在含铜膜之上的没有形成第一防扩散膜的其他部分的表面之上和构成空隙的壁上形成含硅膜。
半导体器件制造方法衬底处理装置

[发明专利]半导体器件的制造方法、衬底处理装置及程序-CN202010004631.6在审
发明人：大桥直史;菊池俊之 -专利权人：株式会社国际电气
申请日： 2020-01-03 - 公布日： 2020-09-15 - 主分类号： H01L21/67 文献下载
摘要：本发明涉及半导体器件的制造方法、衬底处理装置及程序。目的在于，在连续对多个衬底进行加热处理的衬底处理装置中，形成希望品质的膜。提供下述技术：将第m片(m＜n)衬底搬入处理室，在处理室中对所述第m片衬底进行加热以形成膜，将第m片衬底从所述处理室搬出，然后，在处理室中没有衬底的状态下，使处理室中的处理待机规定时间，在待机后，向处理室搬入后续待处理的衬底，在处理室中对衬底进行加热以形成膜。
半导体器件制造方法衬底处理装置程序

[发明专利]半导体器件的制造方法、衬底处理装置-CN201610495773.0有效
发明人：竹田刚;菊池俊之 -专利权人：株式会社国际电气
申请日： 2016-06-29 - 公布日： 2020-07-28 - 主分类号： H01L21/02 文献下载
摘要：本发明提供一种半导体器件的制造方法、衬底处理装置。在衬底面内形成均匀的膜。具有将衬底向处理室搬送的工序、成膜工序和调整工序，其中成膜工序具有：将第1气体向上述衬底供给的工序；和将第2气体以第1高频等离子化之后向衬底供给的工序，调整工序具有：在成膜工序后计测衬底的带电情况、并基于计测出的带电情况来设定第2高频的工序；和将第3气体以第2高频等离子化之后向衬底供给来调整衬底的带电情况的工序。
半导体器件制造方法衬底处理装置

[发明专利]衬底处理装置、半导体器件的制造方法及记录介质-CN201910710017.9在审
发明人：大桥直史;菊池俊之;松井俊;高崎唯史 -专利权人：株式会社国际电气
申请日： 2019-07-30 - 公布日： 2019-11-08 - 主分类号： H01L21/67 文献下载
摘要：本发明提供衬底处理装置、半导体器件的制造方法及记录介质，使生产率提高。具有：加载端口，其载置多个收容有多个衬底的储存容器；能够收容衬底的多个处理室；搬送部，其将储存于储存容器的多个衬底分别向多个处理室搬送；运算部，其在从多个储存容器中的一个分别向多个处理室以规定顺序搬送多个衬底并对其进行处理、且在处理室内无衬底的状态下进行了处理时，计算与处理室对应的数据表的第一计数数据；存储数据表的存储部；和控制部，其对具有数据表中最大的第一计数数据的处理室的表赋予第一搬送标志数据，在搬送储存于一个储存容器的下一个储存容器内的多个衬底时，以基于第一搬送标志数据以规定顺序搬送多个衬底的方式控制搬送部。
衬底储存容器衬底处理装置半导体器件标志数据计数数据搬送部收容储存方式控制加载端口存储部运算部载置制造存储室内赋予

[发明专利]基板处理系统、半导体装置的制造方法及记录介质-CN201811097521.8在审
发明人：大桥直史;菊池俊之;松井俊;高崎唯史 -专利权人：株式会社国际电气
申请日： 2018-09-19 - 公布日： 2019-10-22 - 主分类号： H01L21/02 文献下载
摘要：本发明提供一种基板处理系统、半导体装置的制造方法及记录介质，能够提高具有多个处理室的处理装置的生产率。基板处理系统具有：载置多个收容有多个基板的容纳容器的装载口；能够处理基板的多个处理室；将在容纳容器内容纳的多个基板按照预定顺序向多个处理室分别搬送的搬送部；生成对应于多个处理室的各自的第一计数数据的计算部；存储第一计数数据的存储部；以及控制搬送部的控制部，以使得在向对应于第一计数数据中最大计数数的处理室的下一个处理室赋予搬送标识数据、搬送容纳容器的下一个容纳容器所容纳的多个基板时，将多个基板基于搬送标识数据按照预定顺序来进行搬送。
多个基板容纳容器基板处理系统计数数据半导体装置标识数据搬送部处理基板处理装置存储部计算部装载口载置制造收容存储容纳赋予

[发明专利]衬底处理装置及半导体器件的制造方法-CN201510997486.5有效
发明人：大桥直史;菊池俊之;松井俊;高崎唯史 -专利权人：株式会社国际电气
申请日： 2015-12-25 - 公布日： 2019-07-30 - 主分类号： H01L21/67 文献下载
摘要：本发明涉及衬底处理装置及半导体器件的制造方法。能够提高具有多个处理室的处理装置的生产率。具有：腔室，对衬底进行处理；处理单元，具备多个腔室；真空搬送室，连接有多个处理单元；加载互锁室，与真空搬送室连接；装载端口，能够载置多个容纳有多片衬底的容纳容器；大气搬送室，设置于加载互锁室与装载端口之间，具有第一搬送机械装置；第二搬送机械装置，设置于真空搬送室，在加载互锁室与腔室之间搬送衬底；和控制部，控制第一搬送机械装置和第二搬送机械装置，以便将收纳于第X(X为自然数)个容纳容器的最后的衬底搬送至第m(m为自然数)个处理单元中处于无衬底状态的多个腔室中的一个腔室，将收纳于第X+1个容纳容器的多个衬底中最先搬送的衬底搬送至第m+1个处理单元中的多个所述腔室中的任一个。
衬底处理装置半导体器件制造方法

1
2
下一页»
尾页
共 22 条