“英帆萨斯公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果17个，建议您升级VIP下载更多相关专利

[发明专利]嵌入式的无通孔桥接-CN202310814085.6在审
发明人：贝尔格森·哈巴 -专利权人： 英帆萨斯公司
申请日： 2016-12-05 - 公布日： 2023-10-13 - 主分类号： H01L23/538 文献下载
摘要：本揭示所提供的是嵌入式的无通孔桥接。在实作中，在三维桥接部件中含有多个传导线路或导线的离散部件被嵌入于在主要基板中于主要基板的表面下方提供由讯号、电力和电性接地导线所组成的密集数组所需要的地方。到达主要基板的表面平面的垂直传导竖管亦被包括在离散部件中，用以连接至基板的表面上的晶粒，并且因而经由在离散部件中的由导线所组成的密集数组将晶粒彼此互连。要被嵌入的离散部件本身可具有呈规则间隔的由导体所组成的平行平面，且因而可呈现出均匀地覆盖有垂直导体的末端的工作表面，垂直导体可用于将表面构件彼此连接并且沿着嵌入式部件将表面构件连接至在多个地方处的接地和电力。
嵌入式无通孔桥接

[发明专利]用于被堆叠的晶粒的纳米级互连阵列-CN202310704288.X在审
发明人：王亮;李奉燮;贝尔格森·哈巴;李相日 -专利权人： 英帆萨斯公司
申请日： 2017-04-27 - 公布日： 2023-09-29 - 主分类号： H01L23/538 文献下载
摘要：本发明提供一种微电子组件，其包括：一绝缘层，其具有成一纳米级间距阵列安置于其中的多个纳米级导体；及一对微电子元件。所述纳米级导体可形成所述微电子元件的接点之间的电气互连，而所述绝缘层可以机械方式将所述微电子元件耦接在一起。
用于堆叠晶粒纳米互连阵列

[发明专利]用于被堆叠的晶粒的纳米级互连阵列-CN201780023081.9有效
发明人：王亮;李奉燮;贝尔格森·哈巴;李相日 -专利权人： 英帆萨斯公司
申请日： 2017-04-27 - 公布日： 2023-06-30 - 主分类号： H01L21/768 文献下载
摘要：本发明提供一种微电子组件，其包括：一绝缘层，其具有成一纳米级间距阵列安置于其中的多个纳米级导体；及一对微电子元件。所述纳米级导体可形成所述微电子元件的接点之间的电气互连，而所述绝缘层可以机械方式将所述微电子元件耦接在一起。
用于堆叠晶粒纳米互连阵列

[发明专利]提供具有已知良好晶粒的三维晶圆组件的系统和方法-CN201680073092.3有效
发明人：沈虹;王亮;高桂莲 -专利权人： 英帆萨斯公司
申请日： 2016-12-05 - 公布日： 2023-06-02 - 主分类号： H01L21/48 文献下载
摘要：本发明提供用于提供具有已知良好晶粒的三维晶圆组件的范例系统和方法。一种范例方法编辑一半导体晶圆上的晶粒的索引编号并且移除有缺陷的晶粒，以便提供一具有全部为可操作的晶粒的晶圆。多个晶圆上的有缺陷晶粒可以被平行移除，并且产生于三维晶圆组件中堆栈全部为良好晶粒的晶圆。于一施行方式中，被移除的有缺陷的晶粒所留下的空间可以可操作的晶粒或是一填补材料被至少部分填补。有缺陷的晶粒可以在晶圆至晶圆组装之前或之后被置换，以避免生产有缺陷的堆栈式装置，或者，所述空间亦可以保持空白。一底部装置晶圆亦可以移除或是置换其有缺陷的晶粒，从而产生会提供没有任何有缺陷晶粒的三维堆栈的晶圆至晶圆组件。
提供具有已知良好晶粒三维组件系统方法

[发明专利]集成电路晶粒构件的电容性耦合-CN201680056319.3有效
发明人：亚卡尔古德·R·西塔朗;贝尔格森·哈巴 -专利权人： 英帆萨斯公司
申请日： 2016-08-26 - 公布日： 2022-03-29 - 主分类号： H01L23/522 文献下载
摘要：本发明提供了集成电路晶粒构件与其他导电区域的电容性耦合。待耦合的每一个构件具有一表面，其包括至少一个导电区域，例如一金属衬垫或金属平板。一超薄介电质层形成于待耦合的至少一个表面上。当两个构件(例如，来自每一个晶粒的一个构件)被永久地接触在一起时，该超薄介电质层维持在两个表面之间，以形成在每一个相应构件的导电区域之间的电容器或电容性介面。该超薄介电质层可以由各种介电质的多个层所组成，但是在一个实施方式中，整体厚度为小于约50纳米。所形成的该电容性介面的每单位面积电容值取决于在超薄介电质层中所使用的介电材料的特定介电常数κ以及该介电材料各自的厚度。可以在经耦合堆叠件的边缘处制作电气连结和接地连结。
集成电路晶粒构件电容耦合

[发明专利]用于干扰屏蔽的引线接合线-CN201680058110.0有效
发明人：阿比欧拉·奥佐拉;孙卓文;惠尔·佐尼;阿修克·S·普拉布;威尔玛·苏比杜 -专利权人： 英帆萨斯公司
申请日： 2016-10-11 - 公布日： 2021-05-04 - 主分类号： H01L23/00 文献下载
摘要：大致有关于具有免于干扰的保护的微电子封装的设备是被揭示。在本发明的设备中，基板是具有上表面以及与该上表面相对的下表面，并且具有接地面。第一微电子装置是耦接至该基板的该上表面。引线接合线是耦接至该接地面以用于传导该干扰至其，并且从该基板的该上表面延伸离开。该些引线接合线的第一部分是被设置以提供用于该第一微电子装置的相关该干扰的屏蔽区域。该些引线接合线的第二部分并未被设置以提供该屏蔽区域。第二微电子装置是耦接至该基板，并且位在该屏蔽区域之外。导电表面是在该些引线接合线的该第一部分之上，以用于覆盖该屏蔽区域。
用于干扰屏蔽引线接合

[发明专利]多芯片模块及其制法-CN201580059036.X有效
发明人：王良;雷杰许·卡克尔;沈宏 -专利权人： 英帆萨斯公司
申请日： 2015-08-31 - 公布日： 2020-01-14 - 主分类号： B81B7/00 文献下载
摘要：在多芯片模块(MCM)中，“超级”芯片(110N)贴附至多个“平面”芯片(110F’)(“超级”以及“平面”芯片可以为任何芯片)上。超级芯片位于布线板(WB)上方，但位于至少一些平面芯片(110F)下方。平面芯片重叠于超级芯片上。更进一步，平面芯片的低速IO可藉由长形直接连接件(例如接合线(例如BVAs)或焊料堆叠)以连接WB；这些连接件可与超级芯片并列设置。这些连接件可以为长的，所以超级芯片并不需要薄化。此外，如果省略基板穿孔(TSV)，制造产量为高的且制造成本低。提供结合短及长形直接连接件的其它结构，以取得期望的物理以及电性特性。
芯片模块及其制法

[发明专利]堆叠式传输线-CN201780031380.7有效
发明人：黄少武;贾维尔·A·迪拉克鲁兹;贝尔格森·哈巴 -专利权人： 英帆萨斯公司
申请日： 2017-06-19 - 公布日： 2019-12-17 - 主分类号： H01L27/02 文献下载
摘要：本发明提供一种堆叠式多层传输线。该堆叠式传输线包括至少一对导电迹线，每一导电迹线具有电耦合至其上的多个导电短线。该多个短线安置于不同于该多个导电迹线的一或多个单独空间层中。
传输线导电迹线堆叠式单独空间导电短线电耦合短线多层安置

[发明专利]微电子封装-CN201680071162.1有效
发明人：贾维尔·A·迪拉克鲁兹;阿比欧拉·奥佐拉奥;阿修克·S·普拉布;克里斯多夫·W·拉丁;孙卓文 -专利权人： 英帆萨斯公司
申请日： 2016-12-22 - 公布日： 2019-12-03 - 主分类号： H01L25/065 文献下载
摘要：在一种垂直整合的微电子封装中，一第一微电子装置在该微电子封装的一只有引线接合的表面区域中耦接至一电路平台的一上表面。引线接合线耦接至该第一微电子装置的一上表面，而且从该第一微电子装置的该上表面延伸离开。一处于一面朝下的朝向的第二微电子装置在一只有表面安装的区域中耦接至该些引线接合线的上方的末端。该第二微电子装置位在该第一微电子装置之上，而且至少部分地重叠该第一微电子装置。一保护层被设置在该电路平台以及该第一微电子装置之上。该保护层的一上表面具有该只有表面安装的区域。该保护层的该上表面在该只有表面安装的区域中具有被设置于其上的处于该面朝下的朝向的该第二微电子装置，以用于耦接至该些第一引线接合线的该些上方的末端。
微电子装置上表面引线接合耦接表面安装保护层微电子封装电路整合垂直延伸

[发明专利]用于晶圆/晶粒堆叠的修正晶粒-CN201780013632.3在审
发明人：贝尔格森·哈巴 -专利权人： 英帆萨斯公司
申请日： 2017-02-24 - 公布日： 2018-10-23 - 主分类号： H01L23/522 文献下载
摘要：本发明的装置和技术的代表性实作为晶圆至晶圆堆叠或晶粒堆叠中有缺陷的晶粒提供修正。修正晶粒耦合至包括有缺陷的晶粒的堆叠中的晶粒。修正晶粒在电性上替代了有缺陷的晶粒。可选地，虚设晶粒可耦合至晶圆至晶圆堆叠中的其他晶粒堆叠，以调整堆叠的高度。
晶粒堆叠晶圆修正晶圆堆叠耦合电性可选虚设替代

[发明专利]内嵌的引线接合线-CN201680058261.6在审
发明人：阿修克·S·普拉布;阿比欧拉·奥佐拉;惠尔·佐尼;威尔马·苏比杜 -专利权人： 英帆萨斯公司
申请日： 2016-10-12 - 公布日： 2018-08-21 - 主分类号： H01L23/49 文献下载
摘要：大致相关于一种垂直整合的微电子封装的设备被揭示。在本揭示的设备中，基板具有上表面以及与该上表面相对的下表面。第一微电子装置耦接至该基板的该上表面。该第一微电子装置是被动微电子装置。第一引线接合线耦接至该基板的该上表面，并且从该基板的该上表面延伸离开。第二引线接合线耦接至该第一微电子装置的上表面，并且从该第一微电子装置的该上表面延伸离开。该些第二引线接合线是比该些第一引线接合线短。第二微电子装置耦接至该些第一引线接合线以及该些第二引线接合线的上末端。该第二微电子装置是位在该第一微电子装置上方，并且至少部分地重叠该第一微电子装置。
微电子装置引线接合上表面基板耦接微电子封装下表面延伸内嵌整合垂直

[发明专利]嵌入式的无通孔桥接-CN201680069890.9在审
发明人：贝尔格森·哈巴 -专利权人： 英帆萨斯公司
申请日： 2016-12-05 - 公布日： 2018-08-03 - 主分类号： H01L23/538 文献下载
摘要：本揭示所提供的是嵌入式的无通孔桥接。在实作中，在三维桥接部件中含有多个传导线路或导线的离散部件被嵌入于在主要基板中于主要基板的表面下方提供由讯号、电力和电性接地导线所组成的密集数组所需要的地方。到达主要基板的表面平面的垂直传导竖管亦被包括在离散部件中，用以连接至基板的表面上的晶粒，并且因而经由在离散部件中的由导线所组成的密集数组将晶粒彼此互连。要被嵌入的离散部件本身可具有呈规则间隔的由导体所组成的平行平面，且因而可呈现出均匀地覆盖有垂直导体的末端的工作表面，垂直导体可用于将表面构件彼此连接并且沿着嵌入式部件将表面构件连接至在多个地方处的接地和电力。
离散部件基板晶粒表面构件垂直导体嵌入式桥接数组通孔嵌入式部件导体彼此连接表面平面传导线路工作表面规则间隔接地导线平行平面桥接部件接地嵌入的互连电性可用竖管传导嵌入三维垂直覆盖

[发明专利]具有受控制的阻抗负载的高带宽内存应用-CN201680064586.5在审
发明人：孙卓文;陈勇;房炅模 -专利权人： 英帆萨斯公司
申请日： 2016-11-07 - 公布日： 2018-07-31 - 主分类号： G11C11/408 文献下载
摘要：一种微电子组件可包括寻址总线以及第一微电子封装和第二微电子封装，所述寻址总线包括多个信号导体，其每一者是循序地通过第一链接区域、第二链接区域、第三链接区域、和第四链接区域进行传递。所述第一微电子封装可包括第一微电子组件和第二微电子组件，并且所述第二微电子封装可包括第三微电子组件和第四微电子组件。每一个微电子组件可以经由各自的链接区域而电性耦合到所述寻址总线。在所述第一链接区域和所述第二链接区域之间的电性特征可以是在所述第二链接区域和所述第三链接区域之间的电性特征的相同的公差范围内。
链接区域微电子组件微电子封装寻址总线电性特征电性耦合信号导体阻抗负载公差高带宽内存传递应用

[发明专利]具有内嵌迹线互连的层叠中介层和封装-CN201680046134.4在审
发明人：纳德·贾米尼 -专利权人： 英帆萨斯公司
申请日： 2016-06-21 - 公布日： 2018-05-11 - 主分类号： H01L23/00 文献下载
摘要：提出具有内嵌迹线互连的层压中介层和封装。一种用于制作一中介层或封装的示例性制程，藉由将导电迹线沉积于多个晶圆或格板之上，而后将所述基板层压成一堆叠，从而嵌入所述导电迹线，以在封装中实现垂直导电通路。所述层压堆叠被分割成一中介层或电子封装的尺寸。经分割的堆叠的一侧面从而被使用作为中介层或封装的顶部，使得部分的水平涂布迹线成为垂直导电通路。可以藉由加入重分布层于顶部和底部表面之上，以及主动和被动元件之上，以完成或发展中介层或封装。电子元件亦可以被内嵌于层压堆叠之中。部分堆叠层可以是主动式晶粒，诸如存储器控制器、存储器储存阵列以及处理器，以形成存储器子系统或自备计算装置。
具有内嵌迹线互连层叠中介封装

[发明专利]用于低温接合的结构和方法-CN201680047840.0在审
发明人：塞普里昂·艾米卡·乌卓 -专利权人： 英帆萨斯公司
申请日： 2016-07-05 - 公布日： 2018-04-17 - 主分类号： H01L23/00 文献下载
摘要：一种制造一组件的方法可包含在一第一构件的一基板的一第一表面形成一第一导电的元件；藉由曝露到一无电的电镀浴以在所述导电的元件的一表面形成导电的纳米粒子；并列所述第一导电的元件的所述表面以及在一第二构件的一基板的一主要的表面的一第二导电的元件的一对应的表面；以及至少在所述并列的第一及第二导电的元件的介面升高一温度至一接合温度，所述导电的纳米粒子在所述接合温度下使得冶金的接合点形成在所述并列的第一及第二导电的元件之间。所述导电的纳米粒子可被设置在所述第一及第二导电的元件的表面之间。所述导电的纳米粒子可以具有小于100纳米的长度尺寸。
用于低温接合结构方法

1
2
下一页»
尾页
共 17 条